シンプリシティ、ASIC設計向けのDSP合成ツール「Synplify DSP ASIC Edition」のβ版を発表

2007年1月22日、シンプリシティは、ASIC設計にフォーカスしたDSP合成ツールの新製品「Synplify DSP ASIC Edition」のベータ版を発表した。

プレスリリース：http://www.synplicity.jp/corporate/pressreleases/2007/SYNPJP_47B1.html

「Synplify DSP ASIC Edition」は、DSPデザインの自動インプリメントツールである従来製品「Synplify DSP」をよりASIC設計に特化させた新製品で、アルゴリズムレベルで記述されたDSPデザインからターゲットASICに最適なRTLコードを自動生成し、そのデザインをASICにインプリメントすることが可能。処理の自動化によって、インプリメントに関わる工数を1/10?1/20に短縮すると同時に、最適化機能によってデザインの実装面積を改善する事が出来る。

また、ASICデザインの検証（FPGAプロトタイプ）用に、シノプシスのSDCファイルの生成など、サードパーティの論理合成フローや、IPプロバイダのASICメモリなどもサポートしているため、設計者は従来のASIC設計フローを変える事無く、FPGAプロトタイピングによってデザインを高速に機能検証する事が可能となる。

シンプリシティによると、日本及び米国で実施した「Synplify DSP ASIC Edition」のベータテストでは、エリア使用効率を最大で60％向上することができたという、先行ユーザの設計事例もあるという。

※「Synplify DSP ASIC Edition」に関する詳細は、シンプリシティ株式会社にお問い合わせ下さい。
http://www.synplicity.jp