ルネサス、90nm以降の設計向けにケイデンスの論理合成ツール「Encounter RTL Compiler」を採用

2007年1月24日、ケイデンスは、株式会社ルネサス テクノロジが、ケイデンスの論理合成ツール「Encounter RTL Compiler」を90nmおよびそれ以下のASICデザイン・キットとメソドロジ向けに採用したことを発表した。

プレスリリース：http://www.cadence.co.jp/news/h19-01-24.html

ケイデンスの「Encounter RTL Compiler」の最大の特徴は、タイミング収束に効果を発揮する次世代の合成アルゴリズム「グローバル・シンセシス・テクノロジ」を採用している点で、既に数百件にも上るテープアウト実績によって、合成品質の高さと処理速度の速さが実証されている。

ルネサスは、同社の90nm以下のASIC設計に利用する論理合成ツールとして「Encounter RTL Compiler」の評価を実施したところ、従来メソドロジと比較して、大幅なタイミング改善及びチップ・サイズの削減を実現。更に「clock-gating optimization機能」によるダイナミックな消費電力の削減効果や、より簡素なクロック・ツリーの生成能力なども確認し、大規模かつ複雑な設計向けに最適化されたネットリストを生成するテープアウト向けの合成ツールとして、「Encounter RTL Compiler」の採用を決定した。

ルネサスでは今後、同社のASICユーザー向けに現行のASICキットおよびメソドロジを拡張して、「Encounter RTL Compiler」にも対応するサポートを進めていくという。

※「Encounter RTL Compiler」に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
http://www.cadence.co.jp

※株式会社ルネサス テクノロジ
http://japan.renesas.com