米AMD、社内のプロセッサー設計フローに米Calyptoの等価性検証ツール「SLEC」を採用

2007年3月14日、シーケンシャル等価性検証ツール「SLEC」を手掛ける、米Calypto Design Systems社は、プロセッサーベンダーの大手米AMD社が社内の設計フローに同社の等価性検証ツール「SLEC」を採用した事を発表した。

AMDは最先端プロセッサのパフォーマンス検証と電力最適化の検証にCalyptの「SLEC」を採用。リタイミングやクロック・ゲーティングなど最適化したRTLと最適化前のRTLとの機能等価性の確認に適用した。

「SLEC」は、異なる2つのコードの機能等価性をチェックする事が可能で、クロック・ゲーティングにも対応可能な点が大きな特徴の一つ。これにより、クロック・ゲーティング前後のコーナーケス・バグを容易に検出できるようになり、回路の品質アップと検証・デバッグ工数の削減を同時に実現する事ができる。

また、「SLEC」は動作合成前後の各種CモデルとRTLの等価性チェックにも対応しているほか、Cと手設計のRTLの機能等価性を検証する事も可能で、そのために必要なCモデルのコーディングや検証テクニックなど、ESL手法にも適用可能な独自の方法論を提唱している。

※「SLEC」に関する詳細は、カリプト・デザイン・システムズ株式会社にお問い合わせ下さい。
http://www.calypto.com

※AMD社
http://www.amd.com/jp-ja/