独ChipVision、低消費電力化を実現する新たなESL合成技術を発表>>最高75％のパワーカット、DACで製品をお披露目

2007年5月14日、システムレベルの消費電力解析/最適化ツール「 ORINOCO 」を手掛ける、独ChipVision Design Systems社は、デザインの低消費電力化を実現する新たなESL合成技術を発表した。

プレスリリース：http://www.chipvision.com/press/2007-05-14.php（英文）

ChipVisionによると、発表した新技術は既に特許取得済みのESL技術で、SystemCまたはANSI-Cコードから、消費電力が最適化されたRTLを自動合成するという、いわゆる動作合成関連の新技術。これまでの動作合成技術ではタイミングと面積ベースに合成エンジンが構築されていたが、ChipVisionはそこにパワーも取り込み、システムレベルで消費電力の最適化を行う事で、より多くのパワー削減効果を実現する。

パワーの最適化は、入力コードから生成されるダイナミック・パワーの解析結果「pre-implementation activity profile」をベースに実行され、ビジュアル表現で面積・タイミングとのトレードオフも可能。最終的に論理合成可能なVerilog-RTLを出力するほか、CPFおよびUPF、2種類のパワー制約ファイルも出力することができる。

ChipVisionによると、この新たな技術を用いたESL合成を利用する事で、ダイナミック・パワーを最大75％削減。ゲートレベルよりも60倍早く消費電力を最適化でき、そのコード量は9分の1程度に抑えることができるという。

同技術を搭載したChipVisonの新製品は、6月4日からサンディエゴで開催される第44回DACにて披露される予定。

※ChipVison社製品に関する詳細は、販売代理店イノテック株式会社にお問い合わせ下さい。
http://www.innotech.co.jp

※ChipVision社
http://www.chipvision.com