図研と米AldecがFPGAボードの設計と検証で連携>>CR-5000に論理シミュレータをインテグレーション

2007年5月23日、PCB開発環境を中心にEDA及びCAEソリューションを提供している図研は、マルチ言語対応の論理シミュレータを手掛ける米Aldec社とのパートナーシップを発表した。

プレスリリース：http://www.zuken.com/news/press0705-Aldec.asp（英文）

発表を行った図研USAによると、PCBとFPGAの設計及び検証プロセスの融合を目指し、Aldecと協力しPCB設計ツール「CR5000」にHDLシミュレータをインテグレーション。「CR-5000 System Designer」からHDLシミュレータを起動できる形にした。

これにより設計者は、FPGAのタイミングシミュレーションと、更新されたデザインデータに応じたピン交換を単一の環境下でシームレスに実行できるようになるという。

尚、この両社製品のインテグレーションは、6月4日から開催される第44回DACにて、デモンストレーションされる予定。

※図研USA
http://www.zuken.com

※Aldec社
http://www.aldec.co.jp