SystemC Japan 2007、ヤマハは仮想プラットフォームでTATを短縮>>ES完成後1週間でソフトを動作、1ヵ月後には展示会に出展

2007年7月5日、新横浜のホテルで今年が2回目の開催となる「SystemC Japan 2007」が開催された。
イベント公式ページ：http://www.coware.co.jp/systemc/index.html

「SystemC Japan」は、システム記述言語「SystemC」をベースとした設計ソリューションを手掛ける下記計6つの会社が共催するセミナーで、今年は大阪、新横浜の2都市で開催。早々と申し込みが締め切られた新横浜のセミナーには、200名近い参加者が集まった。

DAC後のタイミングという事もあり、共催各社からは特に大きな製品アップデートは発表されなかったが、幾つか興味深い情報を耳にする事ができた。

?アトレンタ
SystemCデザインのチェック環境「1Team-System」が今月バージョンアップ予定。同ツールは既に300以上のSystemCルールを備えており、年2回のペースでバージョンアップ中。今後は策定が進められている「動作合成スタイルガイド」にも対応するほか、「OSCI-TLM」、SPIRITコンソーシアムの「IP-XACT」にも対応していく予定。

?エッチ・ディー・ラボ
顧客向けに技術セミナーを無償開催予定。教育、コンサル、各種ツール運用など、ディスカッションを通じて最適な手段・対応策を提案してもらえる。また、間もなく同社作成の「動作合成スタイルガイド」を発表予定。8月より受注が開始されるとの事。

?カリプト・デザイン・システムズ
等価性検証ツール「SLEC」とメンター「Catapult」との統合フローは、既にSTRACで14のテストケースをパス。同フローは今後も順次機能強化の予定。また、Forteの「Cynthesizer」との統合フローについてもエンハンスを進めており、新たなSystemC処理系機能も追加する予定。デバッグ面ではユーザーニーズに応え、Novasの「Verdi」と連携する計画。

?コーウェア
今秋正式リリース予定の仮想プラットフォーム開発環境「Platform Architect」の次期バージョン（α版）が既にリリースされている。操作性の向上と高速化が施され、最新版は現バージョンの倍の速度を実現している。8月30日に開催される「CoWare ESL Show」にて、機能詳細及びデモが披露される予定。また、現在「CoWare Model Designer」を特別キャンペーン価格で提供中。専用のSystemCシミュレータ、SystemCデバッガ、SystemCモデル作成ウィザードをセットで90万円で入手可能。

?フォルテ・デザイン・システムズ
現在顧客数は26社、150以上のデザイン実績を持ち実際にシリコンまで落ちている。「Cynthesizer」の効果的な活用をバックアップする、Webサービス「Cynthesizer Knowledge Base」を提供中。日本語と英語の両方で、各種解説、例題、トラブルシューティングなどの情報を閲覧できる。ツールの機能面では、配線情報をフィードバックする事によって、より良い回路をより短期間に合成するという、マグマ「Blast Create」との連携が実現された。

?メンター・グラフィックス・ジャパン
一つのモデリングスタイルでPV、PVT、CAという異なる抽象度に対応するという、メンター独自の「TLMモデリング手法」を考案。詳細については9月のプライベートセミナーで発表する予定。SystemC IDE「Vista」は既にシミュレーション環境「Questa/Modelsim」との統合が完了しており、今後は動作合成ツール「Catapult」とも統合され、合成用のCコードも「Vista」でデバッグ可能となる。その他、IBMの「PowerPC ISS」やARMの「SoC Designer」とのインテグレーションも予定されている。

尚、セミナーでは、JEITA SystemCワーキンググループの今井氏（東芝）、柿本氏（ソニー）より、同WGの活動やOSCI-TLM、SystemC合成ガイドラインに関する最新状況が発表されたほか、ヤハマ株式会社半導体事業部の千葉氏が「SystemCベースESLツールを用いた通信用LSIの開発事例」というタイトルの講演を行った。

千葉氏によると、ヤマハではSOC開発の効率化を目指し、約2年半前からESLツールの検討を開始。ツールの導入と製品設計を兼ねたプロジェクトを立ち上げ、コーウェアの「Platform Architect」用いて実際に通信用LSIの開発に取り組んだ。

プロジェクトを通じてヤマハでは、「簡易版仮想プラットフォーム」、「正式版仮想プラットフォーム」、「性能検証仮想プラットフォーム」の計3種のプラットフォームを作り、各設計フェーズで活用し、途中、幾つかのトラブルに見回れながらも設計を完了。勘に頼らないハード/ソフトのトレードオフとソフトウェア開発期間の短縮に成功し、ES完成後1週間でOSやドライバといったソフトを動作させ、何とES完成後1ヶ月で展示会への試作出品へと漕ぎ着けたという。

当時のプロジェクトを振り返った問題点として千葉氏は、SystemCのモデル開発に関する負担の多さ、外部委託したモデルの品質の悪さ、ツールのバグ（バスモデルのRTL出力機能）等を挙げたが、既に通信用LSI以外の別チップにも同様のESL手法を用いているとの事で、モデリングテクニックの向上や作成したモデルの再利用、更には動作合成ツールの導入などによって、より設計の効率化を図っていきたいと語っていた。