カナダのSolido DA、トランジスタレベルの統計的な設計・検証ツール「SolidoSTAT」をリリース

2007年9月18日、トランジスタレベルの統計的解析ソリューションを手掛けるカナダのSolido Design Automation社は、同社初のEDA製品「SolidoSTAT」を発表した。

プレスリリース：http://www.solidodesign.com/09_17_2007.php（英文）

「SolidoSTAT」は、アナログ/ミックスドシグナル、カスタムICおよびメモリICをターゲットとした、トランジスタレベルの統計的プロセスばらつき解析ツールセットで、以下、5つのツールによって構成されている。

■SolidoSTAT Sampler
並列処理および高効率サンプリングアルゴリズムにより、モンテカルロ解析を高速化。グラフィカル出力とデータ解析により、設計に関する諸問題に答える。

■SolidoSTAT Characterizer
特許申請中のアルゴリズムを使い、設計における歩留まりおよび性能損失の原因を個々に特定化。問題を何千ものパラメータからほんの一握りの重要なパラメータに集約する。
この多変量解析法は、高感度デバイスをフラグ付けし、設計を向上するために変更可能なトランジスタ、レジスタ、及びコンデンサ構成に焦点を当てる。

■SolidoSTAT Circuit Enhancer
回路のロバスト性を向上するためのサイジングの代替案を示唆。設計者は、提示される代替ソリューションを比較検討し、回路を最適化することができる。

■SolidoSTAT Tradeoff Analyzer
シミュレーション過程を必要とすることなく、Sampler結果を調査し、歩留まりを向上する仕様間のトレードオフを特定。

■SolidoSTAT Visualizer
全ての解析からの生データを、ダイナミックな視覚的表現に変換。回路状態をビジュアル表示する。

Solidoは、今回発表したツールセット「SolidoSTAT」の事を新しいクラスのEDAツールとして「STATツール」と表現しており、「SPICEツール」が、トランジスタレベル設計を新しい世代への移行を促進したように、「STATツール」は今後のナノメータベースの設計に必要となると主張。「SolidoSTAT」を用いる事によって、設計者は、プロセスのばらつきが設計に与える影響を認識することが可能となり、更にばらつきを解析するだけでなく、設計を繰り返すことなくロバスト性を強化する事もできるとしている。

尚、Solidoの統計的解析技術は、先頃ケイデンスのアナログ設計環境「Virtuoso」および「Virtuoso Spectre」へのインテグレーションが発表されており、その後約650万ドルの追加資金調達も完了。今回正式リリースされた業界「新種」の製品がどの程度市場に浸透するか注目される。

※Solido社の製品に関する詳細は、日本代理店アイシス・コーポレーションにお問い合わせ下さい。
http://www.aisys.co.jp

※Solido Design Automation
http://www.solidodesign.com