台湾MediaTek社、次世代設計プロジェクト向け検証フローにメンターのフォーマル検証「0-In」を採用

2007年10月1日、メンター・グラフィックスは、ファブレス半導体ベンダの大手、台湾MediaTek社が、同社の次世代設計プロジェクト向け検証フローの主幹機能検証手法として、「0-Inフォーマル･ベリフィケーション技術」を採用したことを発表した。

プレスリリース：http://www.mentorg.co.jp/news/2007/071001.html

メンターの発表によるとMediaTekは、複雑なマルチメディア設計におけるインタフェースの適合性と制御ロジック機能の詳細検証に「0-Inフォーマル･ベリフィケーション技術」を適用。RTLレベルの機能検証工程においてエラーを特定し、検証のホットスポットに的を絞ったアサーションを解析することでバグを排除しているという。

メンターの「0-In」製品ファミリは、フォーマル検証環境「0-In Formal Verification」、アサーションベース検証環境「0-In Assertion Synthesis」、CDC検証環境「0-In Clock-Domain Crossing」、検証IP「0-In CheckerWare」の大きく4製品で構成されており、既存のシミュレーション手法を補完する検証ソリューションとして採用が進んでいる。

先日開催されたEDA Tech Forum 2007では、「0-In」のサクセスストーリーとして、「0-In Clock-Domain Crossing」を用いたIPの第三者検証の事例を株式会社富士通研究所の岩下氏（ITコア研究所 CAD研究部）が紹介。通信I/F系IP、2品種のCDC検証を「0-In CDC-FX」を用いて行ったところ、シミュレーションにメタスタビリティの影響を挿入するメタスタビリティ検証によって、本質的なCDCエラーのみを効果的に検出する事が出来たという。（推測としての考察）

※「0-In」製品ファミリに関する詳細は、メンター・グラフィックス・ジャパン株式会社にお問い合わせ下さい。
http://www.mentorg.co.jp

※EDA Tech Forum 2007公式サイト
http://www.edatechforum.jp/

※株式会社富士通研究所
http://jp.fujitsu.com/labs/