シンプリシティとラティスが協力してDSPアルゴリズムのインプリメンテーションフローを提供

2007年11月8日、シンプリシティとFPGAベンダ ラティスは、両社の協力関係を更に強化し、DSPデザイン向けに高度に最適化された汎用のESLシンセシス・フローを提供すると発表した。

プレスリリース:http://www.synplicity.jp/corporate/pressreleases/2007/SYBJP_0015.html

発表によるとシンプリシティのDSP合成ツール「Synplify DSP」がラティスのFPGA「LatticeECP2M」および「LatticeXP2」をサポート。MathWorks社のSimulink環境と連携し、DSPアルゴリズムのFPGA実装を自動化する「Synplify DSP」と、DSP機能の実装に卓越したパフォーマンスとロジック使用効率を発揮するラティス製FPGAの組み合わせによって、DSPアルゴリズムの最適なハードウェア実装を実現するという。

ラティスのFPGAは、DSPアルゴリズムの実装にあたり、他のソリューションよりも最高50%の性能向上と75%のロジック使用効率向上を実現。最先端の90nmシリコン・テクノロジ、最適化されたアーキテクチャおよび独自の回路デザインによって、その他のFPGAソリューションよりも、トータルコストを最高で30?50%まで削減できるとしている。

尚、ラティスのFPGAをサポートする「Synplify DSP」の販売価格は187万2千円(Synplify DSP FPGA Only、NL版 、1年のタイムベース・ライセンス)からとなっている。

※「Synplify DSP」に関する詳細は、シンプリシティ株式会社にお問い合わせください。http://www.synplicity.jp

※ラティスセミコンダクター社
http://www.latticesemi.co.jp

= EDA EXPRESS 菰田 浩 =
(2007.11.09 )