【EDSFレポート】STARC、具体的な成果が続々>>LowPower設計フロー/TLモデリングガイド/HiSIM-LDMOS

EDSF2008に出展していた、半導体理工学研究センターのブースレポート。

STARCは、今年も大きなブースで各種「標準化技術」に関する研究・活動内容を紹介。例年以上に人を集めていた。

今年の展示で目に付いたのは、STARCのコア・プロジェクトと言える次世代設計メソドロジ「STARCAD-CEL 1.5」、発表されたばかりのシステムレベル設計用の「TLモデリングガイド」、国際標準モデルの地位を獲得した「HiSIM-LDMOS」の3つ。

昨年10月にリリースされた「STARCAD-CEL 1.5」は、65nm以降の超低消費電力設計メソドロジということで、EDSFair直前にPowerフォーマット「CPF」をサポートした「PRIDEフローv1.5」を発表。Powerフォーマットのサポートと各種要素技術の組み合わせによって、同フローでは消費電力を約40％削減可能。追ってもう一つのPowerフォーマット「UPF」もサポートされる予定となっている。

「TLモデリングガイド」は、ツールの制約に依存しないシステムレベル設計を実現するために、STARCメンバーの5社が中心となって策定したもので、SystemCトランザクション・レベル・モデルのモデリングルールの標準化を目指すもの。必須ルール20＋推奨ルール20の計40ルールがサンプル記述と共に記載されている。既にARM、CoWare、MentorのESL環境で動作が確認されており、Atrenta、ActisのSystemCルール・チェッカーで「TLモデリングガイド」のルールがサポートされる予定となっている。

「HiSIM-LDMOS」は、STARCと広島大学が共同開発した次世代トランジスタモデル「HiSIM」をベースとした高耐圧トランジスタLDMOSモデルで、昨年末に国際標準化機関CMCの標準モデル候補に選定されたばかりで、今年の中旬には国際標準モデルとして一般公開される見通し。

その他、STARCブースでは、テスト及び故障解析技術やテスト言語STIL、IP機能検証ガイドやアナログIP設計技術などについても展示していた。

※株式会社半導体理工学研究センター
http://www.starc.jp