DesignCon2008、「DesignVision Award」を発表>>検証部門はケイデンスとメンターの「OVM」が受賞

2008年2月5日、エレクトロニクス分野の国際学会「DesignCon」の主催団体IEC（International Engineering Consortium）は、2008 DesignVision Awardを発表した。

プレスリリース：http://www.designcon.com/2008/press/feb_05_08.html

「DesignVision Award」は、優れた製品、サービス、アプリケーションを表彰するもので、今年は計8部門、24の候補の中から以下の通り受賞製品を発表した。

■ASIC and IC Design Tools部門

Cadence Design Systems 「Cadence Litho Electrical Analyzer」
買収したClear Shape Technologies社から導入した設計レベルのリソ検証ツール
http://www.cadence.com/products/dfm/litho_electrical_analyzer/index.aspx

■Design Verification Tools部門

Mentor Graphics and Cadence Design Systems 「Open Verification Methodology」
ケイデンスとメンターが共同開発したSystemVerilogベースの検証メソドロジ
http://www.ovmworld.org/datasheets/OVM_Datasheet01_23_08JPN.pdf

■Structured/Platform ASIC、FPGA、and PLD Design Tools部門

Lattice Semiconductor 「LatticeXP2 FPGA Family」
90nmフラッシュベースの低コストFPGA
http://www.latticesemi.co.jp/products/fpga/xp2/index.cfm

■System-Level Design Tools部門

FuturePlus Systems 「FS5000 Jitterlyzer」
高速シリアルバスのジッター解析ツール
http://www.futureplus.com/products/fs5000/index.shtml

■Test and Measurement Equipment部門

Agilent Technologies 「Agilent N6705A DC Power Analyzer」
DC電源アナライザ
http://www.home.agilent.com/agilent/product.jspx?nid=-35558.0.00&lc=jpn&cc=JP

※DesignCon 2008公式ページ
http://www.designcon.com/2008/