ケイデンス、PCB設計ツール「Allegro」のDDR2 design-in IP 設計用キットにエルピーダのデザイン・ガイドラインを追加

2008年3月17日、ケイデンスは、同社のPCB設計ツール「Allegro」の「DDR2 design-in IP 設計用キット」にエルピーダメモリのデザイン・ガイドラインを追加した事を発表した。

プレスリリース：http://www.cadence.co.jp/news/H20-3-17.html

ケイデンスの提供する「design-in IP」設計キットは、シミュレーション・モデルに加え、レイアウトのガイドライン、設計条件、PCBの設計データなどの情報を設計ツールが直接扱える形式でパッケージしたもの。今回同キットに追加されたエルピーダのデザイン・ガイドラインには、DDR2 SDRAMを簡単に設計するためのIO、パッケージ・モデル、最適なバスやクロックの推奨信号トポロジが含まれており、設計者は最適なバスやクロックの配線設計が可能となる。

尚、エルピーダのデザイン・ガイドラインを含む「DDR2 design-in IP設計用キット」は、国内の設計者向けに日本語で提供される。

※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp

※エルピーダメモリ株式会社
http://www.elpida.com/ja/