シノプシス、PCI Express 2.0（Gen?）のPHY IPをリリース>>シリコン実証済みPCI Express IPのラインナップを拡充

2008年4月28日、シノプシスは、PCI Express 2.0基本仕様に準拠した「DesignWare PHY IP for PCI Express 2.0（Gen ?）」を発表した。

プレスリリース：http://www.synopsys.co.jp/pressrelease/2008/20080428.html

シノプシスによると、「DesignWare PHY IP for PCI Express 2.0」は既に実シリコンで実証済みで、優れた電気特性を実現するほか、ビルトイン診断機能とテスタ向けのテスト・ベクタを装備しており、PHYのat-speed製造テストも実行可能。特別なプロセス・オプションを強いられることなく標準的なCMOSデジタル・テクノロジで実装でき、デザインの容易な統合と高い製造歩留まりを実現できる。

シノプシスは、既にPCI Express 2.0基本仕様に準拠したデジタル・コントローラーIPと検証用IPを提供しており、今回の「DesignWare PHY IP for PCI Express 2.0」も含めてそのラインナップは計3種類。EDAベンダとしてこれだけIPを用意しているのはシノプシスだけで、これらIPが単一のベンダから提供されるという事は、ユーザー側からするとリスク低減、コスト低減の面で大きな意味を持つ。

「DesignWare PHY IP for PCI Express 2.0」は、IBM社やチャータード社から提供されているコモン・プラットフォーム・テクノロジをベースに、既に出荷中。一つのGDS?フォーマットから複数のファウンダリーで製造できる。

※日本シノプシス株式会社
http://www.synopsys.co.jp/