MIPSとXcelsaがAI駆動のチップ設計最適化で協業、3時間でクリティカルパス遅延を33％削減

2026年9月29日、MIPSとEDAスタートアップのXcelsa Labsは両社の戦略的パートナーシップを発表した。

プレスリリース

今回発表されたパートナーシップは、ワークロードに最適化したカスタム・チップの開発を加速するためのもので、MIPSのプロセッサIPおよびソフトウェア・ファーストの設計アプローチと、Xcelsaが開発するAIベースのチップ設計最適化プラットフォーム「Apex Design Optimization」を組み合わせ、AI、車載、産業、ロボティクス、エッジ向けなどのカスタム・チップ開発の効率化を目指す。

AIでチップ設計の最適化を狙うXcelsaの「Apex」

Xcelsa Labsは、NYUの研究を母体として2026年に本格始動したEDAスタートアップ。創業者の一人であるNYU教授のSiddharth Garg氏は、EDA、ハードウェア設計、AIを専門とし、LLMによるVerilog生成の先駆的研究「VeriGen」でも知られている。

Xcelsa Labsの主力製品の「Apex」は、既存のRTLを入力として、その機能を維持したままPPAを改善するデザイン最適化プラットフォーム。同社の中核技術「Verified Compute Intelligence」を用いることで、元の機能を変えずに、より良いPPAを持つRTLを探索し、フォーマル検証技術によってその正当性を証明することが可能。さらに独自のLLMを用いて、RTLの変更がPower、Performance、Areaにどのような影響を与えるかを推論し、EDAを用いた評価作業を大幅に削減することができる。

EDAの使用を抑えることで設計を効率化

AIが数百、数千のRTL変更を試せるようになっても、そのたびに人間が機能を確認しなければならないのであれば、AIによる高速な設計探索のメリットは失われてしまう。

そこで、「AIが高速に設計を変更する能力」と「変更後も機能が正しいことを高速に証明する能力」をセットにするというのがXcelsa Labsの考え方で、さらに物理実装後のPPAを高速に予測することで、EDAツールによる詳細評価そのものが設計探索のボトルネックになることも避けようとしている。

Xcelsa Labsが重視しているのは、ゼロからRTLを書くことよりも、すでに存在する正しいリファレンス・デザインを維持しながら、その実装をより良くすることであり、仕様からRTLを生成したり、AIエージェントにEDAを自動実行させる昨今のAgentic EDAとは若干アプローチが異なる。

1人月相当の作業を3時間で完了

今回の発表で目を引くのが、実際のMIPSのプロダクション規模のデザインで行われた評価結果だ。

Xcelsa Labsの「Apex」は、MIPSのLoad-Store Unit（LSU）に存在していた大きなタイミング違反のクリティカル・パスを自律的に最適化。3時間以内にクリティカル・パスの遅延を33％削減した。

この最適化では比較的大きなデザイン・ブロックが書き換えられたが、変更後のRTLが元のリファレンスデザインと機能的に等価であることもFormal Verificationによって証明されたという。

MIPSは、同等の作業を人手で行った場合、およそ「エンジニア1人月」が必要だったと見積もっている。

Xcelsa Labsが示すAgentic EDAの新たな評価軸

今回MIPSとXcelsa Labsが示した仕組みをより大規模なRTLや複数のPPA最適化へ広げることができれば、「どれだけ多くの設計案をAIが生成できるか」から、「大量の設計案をどれだけ高速に評価し、正しさを保証できるか」へ、Agentic EDAの競争のポイントが移っていく可能性がある。

そういった意味で今回の両社の協業と、それによって明らかになったXcelsa Labsのソリューションの実力はとても興味深い。

MIPS
Xcelsa Labs