OpenAI、自社LLMを使ってAIチップ「Jalapeño」をわずか9カ月で設計 ― その詳細と成果

2026年9月15日、IEEE Spectrumは、OpenAIが自社開発したAI推論アクセラレータ「Jalapeño」の設計に、自社のLLMを積極的に活用していたことを紹介する記事を公開した。

How OpenAI Used Its Own LLMs to Design Its Jalapeño Chip

OpenAIが8月25日に詳細を公開した「Jalapeño」は、同社初のカスタムAI推論チップで、最大13.4PFLOPSの4bit演算性能、232GBのHBM4、15.4TB/sのメモリ帯域を備える。OpenAIによれば、DeepSeek R1を使ったInferenceXベンチマークではNVIDIA GB300と比較してエンド・ツー・エンドのレイテンシを最大3.6倍改善するなど、高速かつ電力効率の高い推論処理を実現している。

そのチップ性能もさることながら、チップ設計の観点でさらに興味深いのは、「Jalapeño」わずか9ヶ月で設計されたという点だ。

OpenAIはLLMを設計フローに組み込むことで、設計初期からテープアウトまでの期間をわずか9カ月に短縮したとしている。IEEE Spectrumによると、アーキテクチャの検討開始からファースト・シリコンまでも20カ月未満だったという。

100人以下のチームでAIチップを開発

「Jalapeño」を担当したOpenAIのハードウェアチームは、プロジェクト期間中の平均で100人以下で、推論アクセラレータ、メモリ階層、ネットワークなどを含むシステム設計を担当。一方でBroadcomがゲートレベル以降の物理設計を主に担当した。

100人規模のチームで最先端のAIアクセラレータを短期間に完成させた点について、UC San DiegoのAndrew Kahng教授はIEEE Spectrumに対して「現在ではおそらくBest in Class」と評価している。

LLMと相性の良いHLSを設計フローに採用

OpenAIがフロントエンド設計で活用したのが、Googleで開発されたオープンソースのHigh Level Synthesis（HLS）ツールチェーン「XLS（Accelerated Hardware Synthesis）」だ。

「XLS」では、Rustに似たハードウェア記述用言語「DSLX」やC++などでハードウェアの機能を記述し、それを中間表現に変換・最適化した後、Verilog/SystemVerilog RTLを生成できる。

OpenAIはここにLLMとの相性の良さがあることに目を付け、LLMに「Verilogを書かせる」のではなく「HLS向けの入力コードを書かせる」形でLLMを活用した。つまりOpenAIはLLMが扱いやすい抽象度に設計環境そのものを寄せた訳だ。

OpenAIのChris Leary氏はIEEE Spectrumに対し、AIは「software-looking things」を扱う能力が高く、XLSがその特性を利用するのに適していたと説明している。

LLMの能力が急速に向上しHLSは不要に

さらに興味深いのは、Jalapeñoの開発期間中にもLLMそのものが大きく進歩。プロジェクト初期にはOpenAIのo3などが使われていたが、後半には現在のGPT-Astraにつながるモデルも利用され、より新しいモデルではXLSを介さずVerilogを直接扱えるレベルにまで性能が向上。さらに独自EDAツールを直接操作できるところに近づいているという。

OpenAIはチップ設計向けにファイン・チューニングした社内モデルも使用しており、ハードウェアチームとAI研究チームが共同で開発を進めているという話。汎用LLMそのものの能力向上が半導体設計能力の向上につながっているという点は、これまでのEDAツールの性能向上とは異なるチップ設計の新たな進化の形と言えるかもしれない。

First Silicon後のソフトウェア最適化にもAI

AIの効果は設計工程だけではない。ファースト・シリコンがファウンドリから戻ってきた後、OpenAIはLLMを使って「Jalapeño」上で動作するソフトウェアやカーネルの最適化を実施した。

IEEE Spectrumが紹介しているDeepSeekのMulti-Head Latent Attentionカーネルの例では、理論性能に対する実効性能が当初のわずか0.31％から、約40時間で88.94％まで向上したという。

OpenAI自身も、CodexとGPT-Astraを利用することで、「Jalapeño」の当初の開発対象ではなかった3種類のオープンウェイトモデルを2カ月以内に高性能で動作させることができたとしている。

また一部のGPT-OSS AttentionおよびMixture-of-Expertsブロックでは、AIが生成した実装が、人間の専門家が作成した既存実装より1.5～1.8倍高速だったという。

物理設計へのAI適用も始まる

一方、今回の「Jalapeño」でAI活用が比較的限定的だったのがバックエンドだ。
配置配線、クロック、電源設計など物理設計の多くはBroadcomが担当した。

しかしOpenAIも物理設計の一部でAIによるデザイン探索を利用しており、Hot Chips 2026では、AIによる最適化によって行列演算ユニットの面積を人間が最適化したベースラインに対して約10％削減できたと発表している。

OpenAIは次世代「Jalapeño」の設計では、検証やフィジカル設計にもAIの適用範囲を広げる方針で、すでに波形データをAIが解析し、失敗したクロック信号などを自動的に特定する仕組みも導入しているという。

重要なのは「自動設計」より「反復速度」

現在OpenAIで「Jalapeño」の設計を率いるRichard Ho氏は、元はEDAの世界のエンジニアで当時フォーマル検証ツールを手がけていた0-In Design Automationの創業者。その後、GoogleのTPUの開発にも携わっている。

同氏は、2016年のDesign Automation Futures Workshopで、チップ設計に必要な時間を左右する重要な要因として「1日に何回設計を反復できるか」を挙げていたという。その考えを約10年後、LLMによって実際の最先端AIチップで実証したのが「Jalapeño」だったとも言える。

LLMやAI Agentの最大の効果は、まさにチップ設計のループを高速化し、人間では試せなかった数の設計案を短時間で探索できるようにすることにある。

AIがAIチップを設計し、そのチップ上で動くAIソフトウェアをAI自身が最適化する。そして、そこで得られた知見によってさらに次世代のAIとAIチップを作る。

「Jalapeño」が示したのは単なる「AIによる設計支援」ではなく、AIと半導体設計がお互いを高速に進化させる新しい開発サイクルの始まりなのかもしれない。

IEEE Spectrum