Baya Systemsが日本市場に本格進出、AI/チップレット時代の「データ移動」を狙う

2026年8月25日、次世代NoCソリューションを手掛ける米Baya Systemsは、日本市場への本格展開を開始すると発表した。

プレスリリース

Bayaは日本国内の技術および顧客対応体制を拡充し、AI、HPC、データセンター、オートモーティブ、IoTなどの分野で、SoCやチップレットを開発する国内半導体メーカー、ファウンドリなどへの展開を進める。

今回、日本法人の設立については発表されていないが、国内に技術・顧客対応のリソースを配置し、日本での事業を本格化させるという。なお、Bayaは現在、中国、東南アジアにもパートナーを通じて進出しているが、日本市場に関してはBayaが直接セールス・顧客サポートを行うという話だ。

Bayaに関する基本情報はこちらの記事をご参照いただきたい。

複雑なSoCおよびチップレット・システムに向けた次世代NoCソリューションを手掛けるBaya Systems(2024.07.04)
チップレット向けNoCのBaya Systemsが3600万ドル以上の資金調達に成功(2025.01.31)

Bayaの最近のアップデートとしては、2025年3月にファブリックIP「WeaveIP」の新製品として「NeuraScale」をリリース。
現在、従業員は125名で、CEOのDr. Sailesh Kumar氏によると、売上は順調に伸びているということだ。

Baya Systemsの特徴とソリューション

Bayaは、単なるNoC(Network-on-Chip)IPベンダではない。同社が狙っているのは、AI/HPCシステムで急速に重要性を増している「データ移動」、すなわちCPU、AIアクセラレータ、メモリ、I/O、さらには複数のチップレットやAIアクセラレータ間で、いかに大量のデータを高速かつ効率的に移動させるかという領域だ。つまりBayaは、チップの性能競争を「演算器」ではなく「演算器間のデータ移動」から解決しようとしている会社と言える。

Bayaのソリューションは「WeaverPro」と「WeaveIP」の大きく2つ。「WeaverPro」は、要求仕様の取り込み→ワークロード解析→ファブリック設計→シリコン実装までをカバーする設計環境。SystemC API、Python APIなども提供し、仕様からシリコンまでを一つのフローで扱うことをBayaは強調している。

「WeaveIP」は、実際にチップへ組み込むファブリックIP群で、下記4つの製品がラインナップされている。

・Cache-Coherent Fabric:最大256 chiplets、512MB SLC
・Custom AI Fabric:最大256TB/s/chiplet
・Non-Coherent Fabric:最大16TB/s/chiplet
・NeuraScale:144 × 800G portsのScale-Up / Scale-Out Fabric

既存のファブリックIPがSoC内部NoCおよび Chiplet間を狙っているのに対し、新製品の「NeuraScale」は、AIクラスタ向けのクロスバー・スイッチの代替を狙うもので、AIアクセラレータを多数接続する際のScale-up / Scale-out用ファブリックとして位置付けられている。Bayaは「NeuraScale」を利用することで、従来型スイッチに比べ、最大100倍規模のノードを収容可能なスケーラビリティを実現するとしている。

Bayaの製品ラインナップ

Bayaの面白いところは、従来のNoC IPのように単純にIPブロック間を接続するだけではなく、システムが必要とする帯域やレイテンシ、ワークロードを踏まえてファブリックそのものを最適化するという考えだ。提供されるファブリックIPの基本的なアーキテクチャは同一で、非コヒーレント、キャッシュコヒーレント、さらにはAIチップなどで使われる独自プロトコルまで、共通のトランスポート・アーキテクチャを利用して構成できる点を特徴としている。

さらに重要なのは、モノリシックSoCとチップレットで同じNoCアーキテクチャを利用可能で、単一ダイからマルチダイへ移行しても、QoS、ルーティング、フロー制御などを共通化できるという。

Bayaが自らの技術を「Software-Defined Fabric」と表現している理由もここにあり、BayaはNoCを単なるハードウェアIPとしてではなく、ソフトウェアによって設計・解析・最適化するシステムIPとして提供しようとしている。

SoCとチップレットで同じNoCアーキテクチャを利用可能

TenstorrentがBayaを採用

Bayaの代表的な顧客が、Jim Keller氏率いるAIチップベンダTenstorrentだ。Jim Keller氏は、Bayaのファウンダーの一人でもある。

Bayaによると、TenstorrentのAIファブリックに「WeaveIP」と「WeaverPro」を適用した結果、従来構成と比較して最大66%のスループット向上、75%のレイテンシ削減、50%のシリコン面積削減を達成したという。この評価結果は、Bayaの技術が単純なNoC置き換えではなく、システム・アーキテクチャそのものの最適化を狙っていることを示していると言える。

また両社は、Tenstorrentの高性能RISC-V CPU「TT-Ascalon」やAIアクセラレータIP「Tensix Neo」を使った次世代チップレット・ソリューションでも協業しており、現在「WeaveIP」を組み込んだテストチップを開発中という話だ。

日本市場での展開

CEO Dr. Sailesh Kumar氏によると、Bayaはすでに日本市場においてHPCを手がける複数の顧客と商談を進めているとの事。またオートモーティブ分野も大きなビジネス・ターゲットと見ており、すでに製品をISO 26262/IEC 61508といった機能安全規格に対応済み。IoT、ネットワーク・インフラといった分野も視野に製品展開を進めていく計画だという。

最終的なメッセージは「Data Orchestration」

Bayaが掲げる最終的なメッセージは「Data Orchestration」だ。
その根底にあるのは、AI時代の半導体では演算性能そのものだけでなく、膨大なデータを「どこから、どこへ、どのタイミングで、いかに効率よく動かすか」が、システム全体の性能を大きく左右するという考え方だ。AI半導体の性能競争が、システム全体の「データ移動」の最適化へと広がる中、Bayaが掲げる「Data Orchestration」というコンセプトとそれを実現するソリューションが、次世代SoCやチップレット、AIインフラの設計でどこまで存在感を高めていくのか注目される。

Baya Systems

= EDA EXPRESS 菰田 浩 =
(2026.09.09 )