Synopsysがハードウェア支援型検証ツールZeBuおよびHAPSをアップデート

2026年3月11日、Synopsysは同社のハードウェア支援型検証ツール「ZeBu」および「HAPS」の最新機種を発表した。

プレスリリース

FPGAベースのプロトタイピング・システム「HAPS」の最新機種「HAPS-200 12 F」は、その名の通りFPGAを12個搭載するプロトタイピング・システムで、デザイン容量が2倍に拡張された。搭載するFPGAはAMDのフラッグシップFPGA「Versal™ Premium VP1902」で、既存のシステムから変更はない。また今回は新たにFPGAを1つだけ搭載したデスクトップ・システム「HAPS-200 1 F」が製品ラインナップに追加された。

一方、FPGAベースのエミュレーション・システム「ZeBu」にも、12個のFPGAを搭載する新機種「ZeBu-200 12 F」が投入された。同製品は、デザイン容量を約2倍の230億ゲートへ拡大しただけでなく、ソフトウェア環境のアップデートにより性能を最大2倍まで高めた点が特徴だ。

Synopsysはこの強化を「ソフトウェア定義型アプローチ」と位置付けている。継続的なソフトウェア改善によって、性能向上やデバッグ生産性の改善、新たなユースケースへの対応を、新規導入システムだけでなく既存システムにも提供できるとしており、ハードウェア支援型検証システムのライフサイクル価値を長期的に高める考えだ。

先端チップ開発において、HAVはすでに市場投入時期の短縮とシリコン品質の確保に欠かせない基盤技術となっている。今回の発表では、こうした必須インフラであるHAV環境に対し、導入後もソフトウェアアップデートによって性能や機能を継続的に高められることが強く打ち出された。これは、ユーザーにとって投資保護の観点からも大きなメリットといえそうだ。

なお今回の製品アップデートと合わせて以下のような新機能も用意された。

・業界初「Hardware-Assisted Test Solutions」
プロセッサ、メモリ、I/Oサブシステムに対するコーナーケースのストレス試験や、フルシステムのキャッシュ・コヒーレンシ検証をシリコン完成前のエミュレーション段階で自動化するもの。チップレット間の整合性など、手動では記述しきれない複雑なシナリオを自動生成し、バグの早期発見と検証網羅性の向上を狙う。

・RNM（Real-Number Models）エミュレーション
ミックスドシグナル設計向けにアナログ挙動をデジタル中心の検証フローに高速かつスケーラブルに取り込み抽象的にシミュレーションする機能。アナログ要素を含むAIチップのソフトウェア立ち上げを劇的に早める。

・フォールト・エミュレーション機能
RTLシミュレーション、エミュレーション、プロトタイピングをまたいだ故障注入と解析を可能にする。安全性や高信頼性が求められる分野に向けて機能強化された。

ソフトウェアで実現されるこれら新機能および「HAPS-200 12 FPGA」、「HAPS-200 1 FPGA」は既に出荷済で利用可能。「ZeBu-200 12 FPGA」は2026年第3四半期より提供が開始される予定。

AI向けSoCやチップレット設計の複雑化が進むなか、SynopsysはHAVを単なる性能競争ではなく、ソフトウェア進化を取り込んだ長期運用型の検証基盤へと発展させようとしている。今回のアップデートは、その方向性を明確に示すものといえそうだ。

日本シノプシス合同会社