ソシオネクストが3DIC設計技術を拡充、TSMCの積層技術「SoIC-X 3Dスタッキング」に対応

2025年8月28日、ソシオネクストは同社の3DIC設計技術の拡充を発表した。

プレスリリース

発表によるとソシオネクストはTSMCの積層技術「SoIC-X 3Dスタッキング」を活用したパッケージ・デバイスのテープアウトを完了。同デバイスでは、TSMC N3 (3nm)プロセスを用いたComputeダイとTSMC N5 (5nm)プロセスを用いたI/Oダイを「Face-to-face(F2F)構成」で積層しているという。

TSMCの「SoIC-X 3Dスタッキング」は、異種チップを高密度で積層接続することで信号遅延や電力ロスを大幅に削減できるとされており、性能を追求するAIやHPCなど高性能アプリケーションや少面積が求められるコンシューマー・アプリケーションでの活用が期待されている。

ソシオネクストは2.5Dで培った経験と実績を3DIC設計にも活かし、5.5Dと呼ばれる2.5Dと3D技術を組み合わせた部分的3D実装などにも対応していくとしている。

※画像はソシオネクスト発表資料掲載のデータ

※株式会社ソシオネクスト