6/23より第61回Design Automation Conference開催〜今年のDACはどんなDAC？
米カリフォルニア州サンフランシスコのモスコーニセンターにて、6月23日から27日まで第61回Design Automation Conference（通称DAC）が開催される。
DACは半導体チップの設計技術にフォーカスした国際学会で、ACM (Association for Computing Machinery) とIEEE (Institute of Electrical and Electronics Engineers) が主催し、ACMの設計自動化に関する特別グループ (SIGDA)とIEEEの電子設計自動化に関する評議会 (CEDA) がサポートしている。
かつてDACはサンディエゴ、ロスアンゼルス、ラスベガス、ニューオリンズなど各地で開催されていたが、ここ10年以上はサンフランシスコでの開催が定着している。
DACのメインは世界中から集まった論文発表を中心とした技術セッションで、昨年は計1,156件の論文が投稿され、採択された300件以上の論文発表が行われた。今年の論文投稿数は未だ発表されていないが、昨年同等の論文数が見込まれる。
そのほか各種チュートリアルの他に、SKYトーク/Techトークという企画もののセッション、展示エリアの出展者による出展者フォーラム、出展エリアの特設ステージで行われるパビリオン・パネルなど、今年もDACでは会期を通じて500以上のセッションが実施される予定となっている。
昔ほどではないが、年に一度の業界のお祭りとして華やかに行われるスポンサー展示は、今年も120を超える企業が展示ブースを構える予定。展示ゾーンは例年同様、無料登録の参加者も自由に見て回ることができる。
ここでは今年のDACの開催概要を眺めながら、今年のDACの見どころと現在のチップ設計のトレンドを探ってみたい。
■キーノート・スピーチ（基調講演）
キーノート・スピーチはDACのオープニングを飾るセッションとして、月曜日から木曜日まで毎日朝8:45から行われる。プログラム構成としてかなり早い時間からのスタートに思えるが、DACでは更に早い時間からEDAベンダや各種団体主催のブレックファースト・ミーティングが行われていたりする。キーノートは毎年業界のトレンドを反映する大御所の講演者が登壇するので言わずともイチオシのセッションだ。なおキーノートはDACに参加できない人でも後日YouTubeのDACtvで動画を視聴することが可能だ。
今年のキーノートは下記の4人が登壇。AI半導体、システム・オブ・チップ、エッジAI、没入型コンピューティングと一見聞き慣れたキーワードが並んでいるが、講演内容は全て今ではなくこれから（将来）の話になるようだ。
・6/24 JIM KELLER, TENSTORRENT : Buidling AI with RISC-V
・6/25 DR. GARY PATTON, INTEL : Systems Foundry - A Journey from 'System on a Chip' to 'System of Chips'
・6/26 ALAN LEE, ANALOG DEVICES : AI and the Intelligent Edge
・6/27 SARITA V. ADVE, UNIVERSITY OF ILLINOIS : Enabling the Era of Immersive Computing
システム・オン・チップではなく、これからはシステム・オブ・チップというくだりはIntelに限らず最近各所で聞かれるようになった。チップレット技術を用いた異種チップ統合実装（ヘテロジニアス・インテグレーション）という流れはハイエンド・チップに限らずチップ実装の本流となる可能性があるだろう。
※画像は過去のDACキーノートの様子
■AI関連セッション
キーノートのトップバッターJIM KELLER氏の講演がそうであるように、今年のDACでもAIは主要テーマととなっており、AI関連の数多くのセッションが行われる。DAC主催者側でAI関連セッションをまとめてくれているので、興味のある方はこちらのページを参照いただきたい。
AI関連といってもその内容は多岐にわたっており、AIシステムの実現に関するもの、AIアクセラレータの実現に関するもの、AIアルゴリズムの最適化に関するもの、トランスフォーマーのアクセラレーションに関するものなど様々で、「DCgAA 2024」という生成AIアクセラレーションのためのハードウェア設計の最適化に関する国際的なワークショップも行われるようだ。
今年のDACでもAI関連の話題は尽きない状況だが、ここではチップ設計者に一番馴染みがあると思われる「生成AIを用いたハード設計」という話題に焦点をあてて関連セッションを眺めてみたい。
・Workshop on Gen-AI for Chip Design セッション概要
チップ設計におけるLLMの役割をより深く理解するためのワークショップ。チップ設計のためのLLMに関する入門セッションやチップ設計用のLLMを用いた3時間でチップ（RTL）を作るコンテストなども実施されるようだ。
・AI co-pilot: Exploring the AI Frontier in Chip Design セッション概要
フロントエンド・チップ設計にAIを使用する際の課題を確認し、実用的なソリューションを紹介するプレゼンテーション。MicrosoftやNvidiaからも登壇。特に「ハウツー」のアイデアの共有に重点を置くという。
・Leveraging AI/ML for Electronic Design and Simulation セッション概要
出展者フォーラムで行われるAnsysとNVIDIAによるプレゼンテーション。電子設計とシミュレーションにおけるAI/MLの応用事例とこれからのEDAの方向性について議論。
・AutoDV: AI-Generated HDL with Design Verification In-The-Loop セッション概要
出展者フォーラムで行われるPrimisAI社の生成AIベースのHDL設計ツール「AutoDV」の紹介。このツールは既に150社以上が採用しているという。
・Generative AI for Chip Design: Game Changer or Damp Squib? セッション概要
パネル形式でチップ設計のための生成AIについて討論するセッション。生成AIでふるチップ設計は可能か？ チップ設計用のLLMかそれとも汎用LLMか？ ハード設計用モデルのトレーニングに使うデータセットは？ オープンソース・データセットでトレーニングされたモデルの信頼性、著作権は？など、パネリストが様々な問いかけに答える。
・ChatCPU: An Agile CPU Design and Verification Platform with LLM セッション概要
LLMを備えたエンドツーエンドのハードウェア設計および検証プラットフォーム「ChatCPU」の紹介。ChatCPUを使用して、6段パイプラインのインオーダー RISC-V CPUプロトタイプを開発し、EfablessとSkyWaterのMPWプロジェクトを使用してテープアウトに成功。設計および検証工数は10分の1程度に短縮できたという話。
・CDLS: Constraint Driven Generative AI Framework for Analog Layout Synthesis セッション概要
アナログ・ミックスド・シグナル回路のレイアウト合成用の制約駆動型生成AIフレームワーク「CDLS」紹介。CDLSを使用すると、平均してレイアウトの板レーション時間を2～3倍短縮可能。Intelのサブ10nmプロセスで開発された最先端のアナログ設計において、CDLSによって生成したレイアウトは人手のレイアウトと同等であることが実証されている。
・Augmenting IP/SOC Verification Exhaustiveness with BER Transformer infused Deep Learning Model セッション概要
Samsung Semiconductorによる軽量の生成AI「BERトランスフォーマーモデル」を用いたシステムレベル検証事例の紹介。検証で生成AIを活用すると検証ライフサイクルの早い段階でバグや問題を検出できるようになる。と検証で生成AIを使用するメリットについて強調する内容。
・New Solutions on LLM Acceleration, Optimization, and Application セッション概要
イリノイ大学によるLLMを用いたハード設計手法の紹介。HLS (高位合成) 機能検証用にLLMを用いた研究事例など。
・Generative AI for Semiconductor Design and Verification セッション概要
AWS上の生成AIサービスを活用して半導体設計用の生成AIエンジニアリング・アシスタントを構築する方法について説明。同アシスタントを利用すれば新人設計者の生産性を2倍に向上できる。
・HDL-GPT: High Quality HDL Is All You Need セッション概要
Synopsysによる発表。オープンソースのHDLコードの膨大なリポジトリを活用して優れた品質の大規模コードモデルをトレーニングする新しいアプローチで開発した、ハードウェア記述言語生成型事前トレーニング済みトランスフォーマー 「HDL-GPT」の紹介。優れたハード設計用LLMを作るのに必要なのは高品質のHDLだけという仮説。
・LLM4AIGChip: Harnessing Large Language Models Towards Automation of AI Accelerator Design セッション概要
ジョージア工科大学による2種類の生成AIコンポーネントを組み合わせたAIアクセラレータ設計向けのLLM「LLM4AIGChip」の紹介。AIアクセラレータの設計と検証プロセスを自動化。
・Automatically Fixing RTL Syntax Errors with Large Language Model セッション概要
NVIDIAによるLLMを使用してVerilogコードの構文エラーを自動的に修正できる新しいフレームワーク「RTLFixer」の 紹介。デバッグ・フレームワークのフィードバックを使用して対話的にコードをデバッグする自律エージェントとして機能し、コンパイル・エラーの98.5%を自動修正。
・Artisan: Automated Operational Amplifier Design via Domain-specific Large Language Model セッション概要
中国Fudan UniversityによるLLMを使用した自動オペアンプ設計フレームワーク「Artisan」の紹介。設計能力を高めるために、高品質のオペアンプ・データセットを開発。設計プロセスを最大50.1倍高速化することを実証済み。
・Data is all you need: Finetuning LLMs for Chip Design via an Automated design-data augmentation framework セッション概要
中国科学院コンピューティング技術研究所による発表。OSSのLLMを微調整することでVerilogコードの生成能力を向上。130億パラメータでVerilogの修復とEDAスクリプトの生成においてGPT-3.5を上回る結果に。
・How AI is changing every aspect of EDA, starting from transistor-level simulation セッション概要
出展者フォーラムで行われるSiemens EDAによるプレゼンテーション。EDAアプリケーションにおけるAIの要件と最新の状況について説明。同社では検証可能なAIを活用して、設計および検証プロセスのほぼすべての側面を加速することに成功している。
残念ながら日本からの発表は無かったが、今年のDACではざっとみてこれだけの数の「生成AIベース設計」に関するセッションが行われるようだ。既に大手EDAベンダは各社積極的にEDAツールへの生成AI導入を進めているが、ハード設計の世界においても生成AIを用いるというトレンドは無視できないものとなっている。
■SKYトーク/Techトーク
SKYトークでは米国が50億ドルを投じて設立する「National Semiconductor Technology Center（NSTC）」の話に注目したい。講演するのはNSTCプロジェクトのディレクターを務めるDR. JAY LEWIS氏。同氏はDARPAやMicrosoftに所属し半導体研究に従事していた経歴を持つ。NSTCが半導体開発に対しどのようなイノベーションのビジョンを持ち、具体的に何を優先事項として進めていくのか？ 日本の半導体プロジェクトのあるべき姿を考える上で必ず参考になるはずだ。
CHIPS for America and Sustained U.S. Leadership: A Vision for Innovation Through the National Semiconductor Technology Center (NSTC) セッション概要
Techトークでは著名な業界アナリストによるチップレット技術にフォーカスしたセッションに注目したい。チップレット・ベース設計を促進するために進化する必要があるテクノロジ、チップレット・ベース設計の戦略と市場浸透に関する向こう5年間の予測、チップレット技術による様々な半導体デバイスの進化の長期的な展望などが語られる予定。
Chiplets - The Next Generation Chip Design Trend Beyond Moore's Law セッション概要
■スポンサー展示
今年のDACに出展する企業122社の中から面白そうなソリューションを提供する新興企業を5社ピックアップした。ここ数年は新興企業の出展がめっきり少なくなり、インタフェース系の設計IPベンダやデザイン・サービスの会社が増えた感がある。
以前のDACでは展示スイートルームのみのステルス・モードの新興企業も多かったが、今年に関してはそのような出展企業は無さそうだ。なお、かつては大手半導体ファウンドリも軒並みDACに出展していたが、今年はIntelのみでTSMC、Samsung、Global Foundoriesなどは出展していない。
※画像は過去のDACの展示ゾーンの様子
注目したい新興企業５社
・Blue Cheetah Analog Design https://www.bcanalog.com/
米Blue Cheetahはチップレット設計におけるダイツーダイ相互接続インタフェースの構築に向けたインターコネクトIPソリューションを提供。同社のインターコネクトIPはTenstorrentが採用を表明している。
・Bolt Graphics https://www.bolt.graphics/
米Bolt Graphicsは史上最速のグラフィック・プロセッサをうたう新興GPUベンダ。半分の電力で最高クラスのGPUの半分の電力で2倍のレンダリング・パフォーマンスを実現するというが、まだ最終製品は出てきていない。
・EXOSTIV Lab https://www.exostivlabs.com/
ベルギーEXOSTIV LabはあらゆるFPGAプロトタイピング・システムに対応するデバッグ・ソリューションを提供。FPGAの動作速度で最大32,768個の内部ノードを同時に繰り返しキャプチャできる。
・FILPAL https://www.filpal.com/
マレーシアのFILPALは既存のRF EDAツールを強化するAIベースの設計最適化ツール「Aiora Artemis」を展示。設計精度を最大60％向上させ、計算速度を最大10倍高速化。イタレーション回数を大幅に削減する。
・Synthara https://syntharatechnologies.ch/
スイスのSyntharaは「ComputeRAM™」と呼ぶ演算機能を統合したSRAMマクロをエッジAI向けのインメモリ・コンピューティング・ソリューションとして打ち出しており、すでに実製品に実装された実績もある。
以上、ざっくりと今年のDACのプログラムを眺めてみたが、DACは依然チップ設計に関する様々な要素技術が集まる場であることに変わりはないが、昨年に引き続きDACの主役はAIであり、AIのためのDAC、ハードウェア視点からAIを考える学会、DACがそんな様相になりつつあることを強く感じた。
パソコン、デジカメ、家電、スマホと市場を牽引するキラー・アプリが時代とともに移り変わる中で、次はクルマと思われていた矢先に突如現れた人類史上最大のキラー・アプリAI。この先しばらくの間、DACはAIとともにその歴史を歩んでいくことになるだろう。
= EDA EXPRESS 菰田 浩 =
（2024.06.14
）