MathWorksのRTL検証ツール「HDL Verifier」が検証メソドロジ「UVM」をサポート

2020年1月15日、MathWorksは、同社のRTL検証ツール「HDL Verifier」による検証メソドロジ「UVM」のサポートを発表した。

MathWorksによると「HDL Verifier」によるUVMのサポートは、既に利用可能なRelease 2019b以降からで、Matlab/Simulinkで開発したアルゴリズムモデルからシーケンスやスコアボードなどのUVMコンポーネントを自動生成可能に。生成されるUVMコンポーネントはUVMをサポートする市販のHDLシミュレータで利用可能で、これらを用いる事で手書きでテストベンチ

を作成する工数を大幅に減らす事ができる。

※画像はMathWorks社Web上のデータ

「HDL Verifier」はUVMコンポーネントだけではなく、SystemVerilogアサーション、SystemVerilog　DPIコンポーネントなども生成することが可能。これらを利用してMATLAB/Simulinkとの協調検証や、FPGAボード/開発ボードを使用したハードウェア・ベース検証を行うことができる。

※MathWorks