【DAC2018】UltraSoCのチップ解析・デバッグ環境とImperasの仮想環境が連携
2018年6月21日、SoCのオンチップ解析ソリューションを手掛けるUltraSoCとバーチャル・プロトタイピング環境を手掛けるImperasは、両社の協業を発表した。
発表によるとUltraSoCは自社のツール環境にImperasのツールの重要な要素を取り込み、システムレベルのプリおよびポストシリコン開発フローを構築する計画。UltraSoCは、オンチップのモニタリング、解析、デバッグソリューションを、Imperasはバーチャル・プロトタイピングのためのシミュレータと各種モデルを提供している。
UltraSoCとImperasの両社はともにRISC-V Foundationに加盟する企業で、昨今ビジネス面でも熱を帯びつつあるRISC-VベースのSoC開発に勝機を見出しており、今回の協業はRISC-Vをスコープにしたものとなる。
両社の協業ソリューションは、6月24日からサンフランシスコで開催されている第55回Design Automation Cconferenceの展示会場内RISC-V Foundation Pavilionで展示される。
= EDA EXPRESS 菰田 浩 =
（2018.06.25
）