Aldecが高機能シミュレータ「Riviera-PRO」にUVMレジスタジェネレータ等の追加機能を実装
2018年5月8日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldecは、同社の高機能シミュレータ「Riviera-PRO」のバージョンアップを発表した。
AldecによるとRiviera-PRO™の最新リリース2018.02に追加された主な新機能は下記3つ。
・UVMレジスタジェネレータ
・ユニットリンティング機能
・VHDLの拡張機能
UVMレジスタジェネレータを利用することで、レジスタモデルを自動作成でき工数と合わせてUVMクラスを書く際のコーディングミスを削減可能。Aldecの担当者はエラーがなく再利用できるUVMテスト環境をできる限り早く、シームレスに作れるため、非常に有効だとしている。
ユニットリンティング機能は、作業中のコードブロック (ユニット) だけを別のアプリケーションを起動することなくリントチェックできる機能。VHDLの拡張機能とは、VHDL 2018の正式リリースで採用される可能性が高い拡張機能のサポートを意味している。
その他にも今回の最新リリースでは様々な機能、オプションのエンハンスやアップデートが実施されている。
= EDA EXPRESS 菰田 浩 =
（2018.05.15
）