米Accelleraの動向、IPのセキュリティ保証要件、ポータブル・スティミュラス
2018年3月19日、ハードウェア設計言語・技術の標準化団体米Accellera Systems Inisiativeは、IPのセキュリティ保証要件の定義を目指す新たな「IP Security Assurance Proposed Working Group (PWG)」 の始動をアナウンスした。
今回Accelleraが立ち上げたIP Security Assurance PWGは、IPのセキュリティ保証要件の必要性や実現可能性を議論するもので、WG（ワーキンググループ）発足前のフォーメーションと言えるもの。同分野への関心、標準化の必要性の認識、技術的な見通しが固まれば、今後同PWGはIPのセキュリティ保証要件の定義をゴールとするワーキンググループへと発展していく。
IPのセキュリティ保証要件の標準化が求められる背景には、世の中のIoT化と共に深刻化するセキュリティへの脅威があり、サードパーティ製IPの利用におけるセキュリティ面でのリスクを最小限に抑えたいという半導体業界における横断的な要求がある。標準化されたセキュリティ保証基準が策定されれば、個々のIPのセキュリティ品質を認証する事が可能となり、半導体ベンダは通常ブラックボックスとして扱うサードパーティ製IPをセキュリティの面で安心して使用できるようになる。
IP Security Assurance PWGの最初の会合は来月17日にサンタクララで開催される予定。同会合にはAccelleraのメンバーに限らず誰でも参加可能で、既にCadence、Intel、Mentor（Siemens）、Sonics、Synopsys、Qualcommといった企業が参加に関心を示している。
■ポータブル・スティミュラス
標準化団体米Accellera Systems Inisiativeの動向としてもう一つ。
同団体は標準化作業を進めている「Portable Test and Stimulus Standard」のEarly Adopter IIバージョンのパブリックレビューを開始した。同バージョンは昨年公開したEarly Adopterのユーザー・フィードバックを反映したもので2018年3月30日までダウンロード可能。
「Portable Test and Stimulus Standard」は、SoC開発における各開発フェーズのテストの一貫性やテスト全体の効率性向上を目的とした新たな標準仕様言語で、同言語を用いる事で単一記述からシミュレーション、エミュレーション、FPGA、ポストシリコンなど複数のターゲットに対するスティミュラスとテストを自動生成できるようになる。
「Portable Test and Stimulus Standard」の詳細（DVCon2018で公開されたチュートリアル資料）はこちら
「Portable Test and Stimulus Standard」Early Adopter IIのダウンロードはこちら
= EDA EXPRESS 菰田 浩 =
（2018.03.20
）