Cadenceが機能検証プラットフォーム「Incisive」を強化、エンハンス項目がずらり

2014年1月13日、Cadenceは同社の機能検証プラットフォーム「Insicive」のバージョンアップを発表した。

発表によると最新の「Incisive 13.2」では、IPブロック検証ならびにSoCインテグレーション検証に向けた包括的な機能強化を実施。主なエンハンス項目として以下の点を挙げている。

【IP機能検証向け】

・新たなフォーマル検証エンジンにより、フォーマル解析の性能を最大で20倍までに向上

・シミュレータに内蔵した新たな制約エンジンにより、UVMとSystem Verilogテストベンチ・シミュレーション、Palladiumプラットフォームのシミュレーション・アクセラレーションを10倍にまで加速

・Incisive Debug AnalyzerのSystem Verilogの新規サポート・シミュレータのデバッグ環境SimVisionのUVMデバッグ環境の機能強化、プロービング機能のエンハンスによるデータベース・サイズの縮小

・IEEE1647 eモジュールテスト支援機能によるテストベンチ・コードのデバッグ時間の短縮

【SoCインテグレーション機能】

・Incisive Enterprise SimulatorとIncisive Enterprise Verifierによる包括的なx伝播サポート

・ミックスシグナルのシミュレーションのスピードを100倍以上に高速化する、Incisive Digital Mixed SignalオプションでのSystem Verilog IEEE1800-2012準拠のリアル・ナンバー・モデルの新規サポート

Cadenceの「Incisive」のバージョンアップは昨年の5月以来。

今回新たにSystem Verilogをサポートした「Incisive Debug Analyzer」は、「SimVision」の機能をフル活用したデバッグ用の製品である。

= EDA EXPRESS 菰田　浩 =
（2014.01.14 ）