CadenceLIVE Japan 2026 レポート：キヤノンが明かす「Cerebrus」活用事例〜AI主導の設計探索でPPA改善と開発工数の大幅削減を両立

2026年7月17日、Cadenceは東京ミッドタウンにてプライベートイベント「CadenceLIVE Japan 2026」を開催した。

ここでは、同イベントでキヤノン株式会社が発表した、AI駆動型設計ツール「Cerebrus」を活用したバックエンド設計の高度化事例を紹介する。

講演に登壇したのは、キヤノン株式会社イメージング事業本部 IMG技術第一開発センター IMG技術12開発部主席の江幡裕也氏。講演タイトルは「マシンラーニング／AIを活用したSoC開発戦略―物理合成におけるPPA最適化と開発効率向上」である。

背景：カメラ向け映像エンジン「DIGIC」開発が直面する課題

江幡氏が紹介したのは、CadenceのAIツール「Cerebrus」を利用して、フロアプランニングと物理合成を自動化・高度化する取り組みだ。そのモチベーションの背景には、同社のカメラ向け映像エンジン「DIGIC」の開発において、設計規模と難易度が増大しているという現状がある。

具体的には、論理設計と物理設計のそれぞれで以下の課題を抱えていた。

論理設計における課題： モジュール数やインターフェースの増加により、仕様管理や検証が複雑化。検証シナリオやコーナーケースも爆発的に増大しており、仕様レビューやデバッグに膨大な時間を要している。

物理設計における課題： プロセスの微細化・大規模化に伴い、配線混雑やタイミング違反への対応が困難化。さらに、PPAの要件を満たすだけでなく、IRドロップ、シグナル・インテグリティ、エレクトロ・マイグレーションなども同時に考慮した収束が求められている。

こうした状況に対し、キヤノンは「人手による試行錯誤を増やす」のではなく、「AIによる探索と自動化」によって設計品質と開発効率を高める方針を打ち出した。

江幡氏によると論理設計では、機能仕様書からのRTLコード自動生成や検証の効率化（プロパティ自動生成、検証環境自動生成、カバレッジ解析、リグレッション・テストの最適化、デバッグなど）へのAI適用を検討しているとの話。本講演では、物理設計における下記3つの取り組みについて紹介してくれた。

物理設計におけるAI活用の3つのアプローチ

1. CerebrusとEarly Floorplan Synthesisによるフロアプランニングの自動最適化

DIGICは回路規模や動作モードが多様化しており、SoC内部のデータフローが極めて複雑になっている。同じ処理結果を得る場合でも、撮影モードによって使用するモジュールやデータ経路が変わるため、各モジュールの最適な配置を人手で判断することが難しく、熟練設計者への依存と作業工数の増加が課題となっていた。

そこでキヤノンは、フィジカル合成ツール「Genus」に搭載されている、「Innovus」の配置技術を活用した初期フロアプラン自動生成機能「Early Floorplan Synthesis」を導入。デザイン情報とフロアプラン制約から、モジュールの位置、形状、配線領域などを自動決定するフローを構築した。

さらにAIツール「Cerebrus」と「Early Floorplan Synthesis」を連携させ、複数のフロアプラン候補を自動生成し、総配線長などの指標から最適な案を選択する仕組みを実現。これにより、短期間で熟練設計者と同等以上のフロアプランを生成できるようになり、フロアプランニング工数を75％削減することに成功した。江幡氏は、設計ノウハウの属人化を低減できたことも大きな成果であるとした。

2. CerebrusとGenusによるAI物理合成フローの構築

従来の物理合成では、RTLからGenusでネットリストを生成し、その結果を確認しながら設計者が手動でオプションや制約を調整していた。PPAが社内基準を満たすまでこのサイクルを繰り返す必要があり、設計者の「試行錯誤」が工数増加の大きな要因となっていた。

同社はこれを打破すべく、「Cerebrus」を用いた「AI物理合成フロー」を確立。面積や電力などの目標を設定すると、「Cerebrus」が探索方針やチューニングパラメータを自律的に決定する。各条件が結果に与える影響をAIが学習し、次回の探索へとフィードバックすることで、より有効な探索領域へと絞り込んでいく仕組みだ。

これにより、設計者が手作業で条件を変えることなく、より優れたPPAを持つネットリストを抽出可能になった。江幡氏によると「AI物理合成フロー」により、面積を3.5％削減しつつ、物理合成にかかる工数を60％削減することに成功。「AI物理合成フロー」は社内で全面展開しているということだ。

3. Cerebrus AI Studioによる学習モデルの蓄積・再利用

キヤノンは、個々の「Cerebrusジョブ」で生成されたML（機械学習）モデルを使い捨てにするのではなく、組織の設計資産として蓄積・再利用するため、「Cerebrus AI Studio」の導入評価を行った。

「Cerebrus AI Studio」は、複数ジョブを一元管理し、生成されたMLモデルをサーバーに保存する。新しいデザインを投入する際、AIがその特徴を解析し、過去に蓄積したモデルの中から適合度の高いものを自動選択する「Smart Model Selection」という機能を備えている。これにより、ゼロからの探索ではなく、過去の知見を探索の初期値として利用できるため、より早く良好な結果へ到達できる。

江幡氏によると、「Cerebrus AI Studio」の評価では、対象モジュールとは異なるデザインを含む8モジュールから作成した、計13個のMLモデルをサーバーに登録。新しい対象モジュールに対して「Smart Model Selection」を適用した結果、モデルを使用しない場合と比較して面積をさらに1.6％削減し、探索回数を42％削減することに成功した。

探索回数の削減は、処理時間の短縮（＝設計期間の圧縮）に直結することから、品質改善と工数削減を同時に実現できる見通しが得られたとして、キヤノンは今後「Cerebrus AI Studio」を設計フローへ本格採用することを決定しているという。

取り組みの成果まとめ

今回江幡氏が紹介した各取り組みの主な効果は以下の通り。

対象工程	適用ツール・施策	主な効果
フロアプランニング	Cerebrus + Early Floorplan Synthesis	工数75％削減、熟練者依存の低減
物理合成	Cerebrus + Genus	面積3.5％削減、工数60％削減
モデル再利用	Cerebrus AI Studio + Smart Model Selection	面積を追加で1.6％削減、探索回数42％削減

今後の展望：自律的AIエージェントへの進化を見据えて

江幡氏によると、キヤノンは今後、物理設計で利用するMLモデルの種類をさらに拡充し、過去の設計知見の再利用性を高めていく方針。また、フロアプランニングや物理合成に留まらず、RTLからサインオフに至る設計フロー全体をAIで最適化する構想も描いているとのこと。

また、複数のEDAツールをAIエージェントが横断的に操作し、自律的に条件を探索して設計を収束させる「InnoStack」の導入を検討しており、AIエージェントによる自律型設計フローへの移行を目指しているという話だった。

今回のキヤノンの事例で最も注目すべきは、AIを「単発の最適化ツール」として使って終わるのではなく、設計を重ねるほど学習モデルが蓄積され、次の設計がさらに効率化される「継続学習型のフロー」を構築している点にある。

人間がパラメータを一つずつ調整する従来手法から、過去の知見を学習したAIが設計探索のコアを担う手法へのパラダイムシフトを、見事に体現した事例として興味深かった。