EDSFair2009まであとわずか！勝手に見所特集
◆◆EDSFair2009 勝手に見どころ特集◆◆
いよいよ来週パシフィコ横浜にてEDSFair2009が開催されます。
世界的な不況の中でエレクトロニクス設計を取り巻く状況はどのように変化していくのか？個々の設計技術はどのような進化を遂げるのか？
こんな時だからこそ、業界の状況・動向を肌で感じ、様々な人と交流を図り、自分の仕事についてじっくりと考えてみませんか？ １日だけ目の前の仕事を忘れて、EDSFair2009へ足を運びましょう！！
------------------------------------------------------------------------------------------------------
■■EDSFair2009 今年の話題
◇出展社数は減少傾向→昨年の169社から143社へ しかし、初出展となる企業は昨年の29社から34社へ増加
◇特別ゾーンとしてテーマ別に３つの展示ゾーンを新設
-電磁界解析・SI/PI テクノロジ・ゾーン -FPGAビレッジ -インドパビリオン
◇新サービス「コンシェルジュサービス」→テーマ別に出展企業を紹介
事前の情報収集に役立ちます。※ブース案内図もダウンロード可能
◇ガイドツアー/通訳サービス→業界の大御所が新興ベンダをガイド
新興ベンダエリア内に無料の通訳カウンターを設置
◇システム・デザイン・フォーラム2009→新たに「ナノ世代物理設計フォーラム」を開催
国内外著名人による招待講演を予定
◇FPGA/PLD Design Conference→初級者向けの技術セッションを用意
これからFPGAという方が技術トレーニングとして参加可能
-----------------------------------------------------------------------------------------------------
■■勝手に見所チェック---ここ最近の新製品&バージョンアップ製品
-回路シミュレータ 「Virtuoso Accelerated Parallel Simulator」
-動作合成ツール「「C-to-Silicon Compiler」
-RTL-to-GDSIIインプリメント環境「Encounter Digital ImplementationSystem(EDS)」
-プロセス・マイグレーションツール「Titan Analog Migration」
-ライブラリ生成・検証ツール「Model Diagnoser」
-ミックスドシグナル向けスタンダードセル自動配置ツール「Rexcell」
-DRCツール「Calibre nmDRC」の「Equation-Based DRC機能」
-アナログ回路シミュレータ「Eldo」
◇JEDA Technologies（エッチ・ディー・ラボ）
-SystemCモデル検証環境「JEDA Validation Tools Suite」
-FPGA向けCDC検証ツール「Meridian FPGA」
-検証IP「PureSpec（USB3.0）」
-検証メソドロジ「VMM」の新たなライブラリ/アプリケーション
-配置配線ツール「IC Compiler（Zroute機能）」
-ハード加速型Fast SPICE「OmegaSim GX」
-----------------------------------------------------------------------------------------------------
■■勝手に見所チェック---新興ベンダエリア
◇CLK DESIGN AUTOMATION 話題の高速STA/SSTAツールベンダ
◇DUOLOG TECHNOLOGIES 昨年のDACで賞を総なめにしたアイルランドのベンダ
※新興ベンダエリアには（実は）既に日本で馴染みある企業が多い
-----------------------------------------------------------------------------------------------------
■■勝手に見所チェック---特別セミナー/出展社セミナー
-電子産業の成長シナリオとEDA業界の役割
-検証メソドロジ入門から超並列計算機向けインターコネクトへの適用事例まで---仏作って魂を入れる検証---
-JASPER社 新製品発表会 フォーマル検証のJASPERが、新分野を開拓
-低コストで信頼性の高いアナログIC設計環境を構築する方法とは?
-Questa(R) - 消費電力を考慮したRTL検証
◇TOOL
-LAVISファンになろう !設計の全工程で使える視覚検証ツールを体感する
-LAVIS名人になろう !単なる視覚検証に留まらない最新機能を極める
◇日本イヴ
-トランザクタを用いた超高速ハードウェア/ソフトウェア協調検証フロー
-未来を創る"STARCの革新的設計技術と標準化"
-Working from Timing Diagrams to Ease and Speed Formal Assertion-Based Verification
-----------------------------------------------------------------------------------------------------
■■勝手に見所チェック---ESLツール関連
-FPGA向け動作合成ツール「PICO Extreme FPGA」
-SystemCベース仮想開発環境「Platform Architect」
-低消費電力ESL合成ツール「PowerOpt」
-SystemVerilogベースESL合成ツール「Bluespec SystemVerilog」
------------------------------------------------------------------------------------------------------
■■勝手に見所チェック---ASP/DAC
-プロセッサ設計とテクノロジドライバの観点からのＥＤＡシステムへのチャレンジ
◇独Tuebingen大学 教授 Wolfgang Rosenstiel氏
-組み込みシステムの自動合成・検証 ―夢物語か、現実か？―
-パネル討論：ＥＳＬ設計
-近未来のSoCアーキテクチャ?動的再構成プロセッサはキーテクノロジとなりうるか?
-----------------------------------------------------------------------------------------------------
= EDA EXPRESS 菰田 浩 =