中国SMICが40nmプロセス向けリファレンス・フローでCadenceのインプリツールを採用
2013年9月4日、Cadenceは、同社のRTL-GDSIIフローが中国の半導体ファンドリSMICの40nmプロセス向けリファレンス・フローに採用された事を発表した。
発表によるとSMICは、同社の40nm Reference Flow 5.1にてCadenceのローパワー設計向けデジタル・デザイン・フローを採用。同フローにはCadenceの以下のツールが含まれている。
-RTL Compiler
-Encounter Digital Implementation System
-Encounter Conformal Low Power
-Cadence QRC Extraction
-Tempus Timing Signoff Solution
-Encounter Power System
-Physical Verification System
-Cadence CMP Predictor
SMICの新しい40nm Reference Flow 5.1では、「Encounter Digital Implementation System」に含まれるクロック・ツリー・合成機能「CCOpt（Clock Concurrent Optimization)」もサポートされており、同機能をSMICの40nmプロセスで用いると既存のソリューションと比較して消費電力を14％、面積を11％、パフォーマンスを4％改善できるという。
この「CCOpt」は、Cadenceが2011年7月にAzuro社を買収して獲得した技術で、「Encounter Digital Implementation System」の中心的な技術の一つとなっている。（※関連ニュース）
= EDA EXPRESS 菰田 浩 =
（2013.09.05
）