HiSiliconがSynopsysの配置配線ツールで5000万インスタンス超のARM SoCを設計

2013年5月8日、Synopsysは、Huaweiの半導体部門子会社であるHiSiliconによる配置配線ツール「IC Compiler」の成功事例を発表した。

発表によるとHiSiliconは、ARMのハイエンド・コア「ARM Cortex-A15 processor」を複数搭載したワイヤレス向けのSoC設計でSysnopsysの配置配線ツール「IC Compiler」を使用。5000万インスタンス以上の同デザインを予定通りに実装し、クロックスキューを40％低減し、クロック周波数の向上とパワー・センシティブなブロックのリーク電流削減に成功した。

これらの成功は、フィジカル設計結果との高い相関性を実現する論理合成ツール「Design Compiler」のGraphical physical guidances機能、「IC Compiler」のクロック・ツリー合成機能、タイミング解析ツール「PrimeTime」のECO guidance機能などによってもたらされたという。