Oasys Design SystemsがTSMC Soft-IP Alliance Programに加盟
2013年1月29日、業界最速と称する高速RTLフィジカル合成ツールを手掛ける、米Oasys Design Systemsは、「TSMC Soft-IP Alliance Program」への加盟を発表した。
「TSMC Soft-IP Alliance Program」は、TSMCのプロセス技術に対するソフトIPの最適化を狙うもので、プログラムに参加するソフトIPベンダに対しTSMCが技術情報を提供し、認証したソフトIPの品質情報を顧客に公開するという枠組み。既にAtrentaがEDAベンダとして同プログラムに参加しており、同社の「SpyGlass」をベースとしたソフトIPの品質認証キットを提供している。
今回Oasysが同プログラムに参加したのは、同社の新製品「RealTime Explorer」によるRTLをの最適化ソリューションをIPベンダに提供するためで、TSMCはOasysのソリューションを製品の市場投入を加速するものとして歓迎している。
「RealTime Explorer」は今月発表されたばかりの新製品で、論理設計データと物理設計データのクロス・プロービングが可能。従来よりも抽象度の高いRTLのレベルでレイアウトを意識したデザインの最適化が可能で、数時間で最適化したRTLをチェックする事ができるため、ソフトIPの最適化を狙う「TSMC Soft-IP Alliance Program」にフィットしたツールと言える。
= EDA EXPRESS 菰田 浩 =
（2013.01.31
）