Axiom Design AutomationがUVMデバッグ環境「DesignerUVM」をリリース

2012年2月21日、マルチCPU対応の論理シミュレーターを手掛けるAxiom Design Automationは、UVMデバッグ環境「DesignerUVM」のリリースを発表した。


発表によると「DesignerUVM」は、Axiomの論理シミュレーター「MPSim」上で利用するUVMテストベンチのデバッグ環境で、同社既存のデバッグ環境「Designer」をベースに開発されたもの。同環境を利用すればUVMテストベンチの回路図の可視化、ポートの接続や接続性チェック、ポートのパス(ドライバ-レシーバ間)のトレース、仮想I/Fから実I/Fへの信号トレースなどが可能。またトランザクションのダンピングや可視化、波形表示などを完全に自動的できる。

新製品「DesignerUVM」は、2月27日からサンノゼで開催される設計および検証関連のカンファレンス「DVCon」にて披露される予定。

= EDA EXPRESS 菰田 浩 =
(2012.02.23 )