CadenceのメモリI/F設計IPがOpen NAND Flash Interface (ONFI) 3.0仕様をサポート
2012年1月9日、Cadenceは、同社のメモリ・インタフェース設計用IPがOpen NAND Flash Interface (ONFI) 3.0仕様をサポートした事を発表した。
Cadenceの提供するメモリ・インタフェース設計用のIPは、2010年のDenali社の買収によって製品ラインナップに加わったもので、以前は「Databahn」の名で提供されていたもの。PCI Express、DDR-SDRAMメモリ、NANDフラッシュ・メモリなどのチップ・インターフェイス向けに様々な設計IPが用意されているが、今回NANDフラッシュ・メモリの設計IPとして、新たにOpen NAND Flash Interface (ONFI) 3.0仕様をサポートしたController IPとPHY IPがリリースされた。
Open NAND Flash Interface (ONFI) 3.0仕様は、NANDフラッシュ・メモリのインタフェース仕様の標準化団体「ONFI」の策定する標準インタフェース規格で、昨年の3月に3.0仕様がリリースされていた。同標準仕様をサポートする設計IPはCadenceの製品が業界初となる。
尚、CadenceのNANDフラッシュ・メモリの設計IPは、ONFI 3.0と合わせて東芝およびサムスンの推進する「Toggle DDR 2.0仕様」もサポートしているという。
※ONFI
= EDA EXPRESS 菰田 浩 =
（2012.01.10
）