Cadenceが最新のDDR PHY Interface 3.0仕様準拠の設計/検証IPをリリース
2011年9月19日、Cadenceは、最新のDDR PHY Interface 3.0仕様に準拠した設計IPおよび検証IPのリリースを発表した。
DDR PHY Interface（DFI）3.0仕様は、DDR4メモリ向けに用意されるメモリコントローラとPHYs間の最新のインタフェース・プロトコル仕様で、本Cadenceの発表と同日の9月19日にDFI Technical Groupより3.0仕様の公開が発表された。
元々DFI仕様は、Cadenceに買収されたDenali Softwareを中心に策定されたもので、最初のバージョンのリリースは2007年。現在もその仕様策定にあたってはCadenceが主導的な立場にあると推測される。
Cadenceは今年4月に、PHY IP、Controller IP、Memory model、Verification IPなど、業界初の「DDR4 IP」をリリースしており、「DFI 3.0 IP」に関しても業界初の製品化を実現した。Cadenceによると、DDRコントローラおよびPHYのIPで既に400デザインの成功実績があるとの事で、同社はDenaliの強みであったメモリ・ソリューションを中心にIP戦略の展開を推し進めている。
= EDA EXPRESS 菰田 浩 =
（2011.09.20
）