Cadenceがラピッド・プロトタイピング向けのFPGAボードを発表

2011年5月3日、Cadenceは、新製品2種を含む最新の「Cadence System Development Suite」について発表した。

「Cadence System Development Suite」は、アーキテクチャ検討からFPGAプロトタイピングまでを包含するハード・ソフトの協調設計ソリューションで、同社のエミュレーター環境「Palladium XP Verification Computing Platform」、シミュレーター環境「Cadence Incisive Verification Platform」の他に、新製品となる「Cadence Rapid Prototyping Platform」および「Cadence Virtual System Platform」の4つのプラットフォームで構成されている。

「Cadence Rapid Prototyping Platform」は、Cadence初のソリューションとなるラピッド・プロトタイピング向けのFPGAボードで、最大3000万ASICゲートのデザインに対応。複数FPGAへのデザイン分割やFPGAへのマッピング機能など、FPGAベースのプロトタイピング・システムとしてのソフトウェア環境も用意されている。

最大の特徴は、同社のエミュレーター環境「Palladium XP Verification Computing Platform」との互換性で、クロックの定義やメモリのモデリングなどを気にする事無く「Palladium XP」上の環境を再利用できるほか、Cadenceがエミュレーション環境への接続アダプタとして用意していた「SpeedBridge Adapters」とも互換性があるようだ。

また、「Cadence Rapid Prototyping Platform」は、ASIC設計スタイルのクロッキングや、メモリの自動変換（ASICtoFPGA）をサポートしており、インプリメント先はFPGAであっても既存のASIC設計スタイルのままで利用できるとCadenceは強調している。

※画像は「Cadence Rapid Prototyping Platform」」の構成イメージ　CadenceのWeb上のドキュメントから抜粋

尚、この「Cadence Rapid Prototyping Platform」は、既にNVIDIAがユーザーとして利用しているようで、現在用意されているボードは4種類は全てAlteraのFPGA「Stratix-4」ベース。最も小さいボードは「Stratix-4」2個搭載で1000万ASICゲート対応。最も大きいボードは「Stratix-4」6個搭載で3000万ASICゲートに対応。オンボード・メモリは最大16GBで、PCIe12レーン、 Ethernetソケットが2個備えられている。

※画像は「Cadence Rapid Prototyping Platform」」のボード仕様　CadenceのWeb上のドキュメントから抜粋

※日本ケイデンス・デザイン・システムズ社