CadenceがPCB設計ツール「Allegro」を大幅バージョンアップ

2011年4月26日、Cadenceは、PCBおよびICパッケージ設計の統合設計環境「Allegro」のバージョンアップを発表した。

Cadenceの発表によると、リリースした「Allegro」の最新バージョン16.5では、小型化機能、電源ネットワーク解析機能、ボードとパッケージのコ・デザイン機能、チーム設計機能といった新機能追加および機能強化が実現されており、PCBおよびICパッケージ設計をより包括的にカバーすると同時にその生産性が高められた。

具体的な例としては、電源ネットワーク解析機能により、完全に配線されたPCBの消費電力のトレードオフが可能となったほか、「PCB Interconnect Design Planning」と呼ばれる新しいオプション機能では、特許取得済みの階層抽象化手法によりタイミング収束を加速。また、多拠点にまたがるチーム設計の効率化に向けてオーサリング機能も強化された。

更に今回の「Allegro」のバージョンアップで目を引く点が２つ。一つは、デザイン・キットの提供で、Cadenceは「Allegro 16.5」からパッケージおよびPCB設計を考慮したSoC向けのIP（デザイン・キット）の提供を開始。手始めにDDR3向けのキットを提供し、今後そのバリエーションを増やしていく計画で、このソリューションを利用すれば、SoCからパッケージおよびPCBまで一貫した形で標準規格に準拠した迅速なインプリメンテーションが可能となる。

もう一つは製品構成の変更で、Cadenceは「Allegro 16.5」からオンデマンド型の製品構成を採用。基本構成とオプションから成る新たな方式により、ユーザーは必要な時に必要な機能をオンデマンドで利用できるようになり、無駄なツール費用を削減可能となる。これはユーザー企業にとってツールの機能アップと同等に大きなメリットになると言える。

尚、今回の「Allegro」バージョンアップの発表は、同社の「EDA360ビジョン」の発表からちょうど1年目に当たるとの事。

※日本ケイデンス・デザイン・システムズ社