シノプシス、配置配線ツール「IC Compiler」を改版-従来フロー比3倍以上の高速化

2010年5月5日、シノプシスは、配置配線ツール「IC Compiler」の最新バージョン2010.03のリリースを発表した。

プレスリリース文

発表によると「IC Compiler 2010.03」では、フロアプランの生成機能や配線探索、MCMM（マルチコーナー/マルチモード）解析など、包括的なエンハンスにより個別機能の処理速度を2?3倍高速化。その結果、従来バージョンをベースとしたテープアウト・フローと比較してフロー全体で3倍以上の処理の高速化を実現した。

また、新たにリーク電流の最適化エンジンが用意され、「PrimeTime」と共に消費電力の削減が可能となったほか、「PrimeRail」と連動したダイナミックIRドロップ解析や「IC Validator」と連動したDRCエラーの自動デバッグ・修正機能なども強化され、周辺ツールとの連携がより緊密かつ効果的なものとなった。これはシノプシスの推し進める「分断されない」デザイン・フローを実現する「In-Design Technology」が更に進化したと言える。

尚、「IC Compiler 2010.03」は、大手ファウンドリの28および32nmプロセスのデザイン・ルールをサポートしており、既に先行顧客によるテープアウトが進行中だという。

※日本シノプシス株式会社