【EDSFレポート】設計者が語る「私の設計」1.パナソニック 道正氏

Electronics Design and Solution Fair 2009で開催された、10周年特別企画：「各社のNo.1設計者が語る"私の設計"」の聴講レポート。

同企画の詳細はこちらのEDSFair2010公式ページをご参照下さい。

簡単に言うと、各社エキスパートのエンジニアが「設計とは何か？」を語り、これからの世代へ「先輩からの一言」を伝えるというものです。会場となった特設ステージは立ち見の出る満席状態でした。

講演のトップバッターを務めたのは、パナソニック株式会社の道正 志郎 氏（本社R&D部門 戦略半導体開発センター ハードウェア設計エキスパート）。司会の東京工業大学の松澤 昭 教授（理工学研究科 電子物理工学専攻 工学博士）とは元上司と部下という間柄。

講演によると、道正氏はバブル真っ只中の平成元年に松下電器に入社。当時は日本の半導体が全盛の時代で、出張はビジネスクラス、殆どのEDAツールは内製で「ソルボーン」というワークステーションまで作っていた。そんな中、道正氏はCMOSアナログと出会う。専門家が少なく、差別化された分野を担当できた事が結果的にラッキーだったと道正氏。当時はあまり忙しくなく勉強する時間が取れた事、アナログ設計は自動化されずに人間に頼る必要があった事なども、道正氏がアナログ設計にのめり込んでいく要因だったようだ。

幾つかの設計を経て、PHS用アナ/デジ混載LSIの設計を担当した際に、道正氏はシミュレーションツールが無かったため、s変数とz変数の伝達関数表示プログラムなどツールの自作を開始した。道正氏は今でもPLLのジッタ解析ツールなどツールの自作を続けており、Excelベースの自作ツールを用いてかなりのアナログ回路が設計可能との事。逆に設計の名人ほどSPICEシミュレーションをせず、理論計算だけで済ませてしまうという事実があるという。

その後道正氏は、上司（松澤教授）の指示で松下電器の設計研修所でPLL回路の講師を担当。未だ回路設計の経験も無いのに講師を担当するという無理難題が自らの成長に役立った。以降、キャリア・アップへの投資を自ら積極的に進めており、人前で話をする「講演」の機会は一番勉強となるため、決して断らないのがポリシーだという。

アナログ設計の面白さについては、「人間の工夫が計算機の最適化を上回る」と表現し、革命的とも言える技術が発明できる点を指摘。不可能と思える要求仕様を克服し、如何に「美しい回路」を設計するかが自分に限らずアナログ設計者の夢であるとした。また道正氏は、設計とは突き詰めると「探求：必要な情報を集めて課題を見つける」、「発想：今までと違うアイデア、工夫、組み合わせ」、「実現：形、仕様、パラメータなど決定」、の3つのプロセスに分かれるが、一番重要なのは「課題を見つけること」と指摘。うまく課題を見つければ人生の目標になることもあるが、課題を見つけるためには視点を画一化しない多様性が必要とした。

LSIの未来については、今までの常識・次元を変えるイノベーションが必要とした上で、「変化していない事を疑おう」と強調。例として、バラつかないプロセスが生まれれば、コーナー解析は非常に簡単。20年来変わらぬ設計手法を変える事が出来れば、プロセス・設計ともに工数が大幅に削減でき、消費電力もコストも削減できると指摘した。

また道正氏は最後に、「LSIは人間が造りだした究極の（大量生産）の産物」であり、使い捨てを助長しているのでは？と疑問を投げかけ、そういった負の課題への対処案として、「電化製品にも生物的特長を取り入れ、愛される電化製品を作ろう」とユニークなアイデアを披露して講演を終えた。

尚、同講演企画の最優秀スピーカーとして選ばれたのは道司氏。会場の聴講者の方々も納得の様子でした。