【EDSFレポート】サイバネット、Bluespecを用いたデザインコンテストを発表

Electronics Design and Solution Fair 2009に出展していた、サイバネットシステムのブースレポート。

サイバネットは、代理店として販売している米Bluespec社のESL合成ツール「Bluespec SystemVerilog」を展示。同ツールの販促活動の一環として企画した「Bluespecデザインコンテスト」をアナウンスしていた。
デザインコンテスト案内ページ 



edsf_bluespec-01.jpg同コンテストは、お題となる「ソート回路」の設計を「Bluespec SystemVerilog」で行い、その回路性能や工夫点を競い合うというもので、学生、社会人問わず個人でエントリー可能。もちろん「Bluespec SystemVerilog」の無償ライセンスが貸与され、優秀作品には、アップルの「iPad」をはじめとした賞品が贈られる。応募期間は3月1日から5月31日まで。

「Bluespec SystemVerilog」は、最新バージョンの2009.11にて新たに「Paclib」と呼ぶデータパス回路向けのビルディング・ブロックをサポート。ツールのエンハンスと合わせて、昨年のDACで発表していたFPGAエミュレーションをターゲットとしたソリューションにも注力しているとの事。

話によると、Bluespecはこの1年間で複数の日本顧客を獲得。ワールドワイドの顧客数は12以上で、2009年売上は前年比約30%増を達成したという。

サイバネットシステム株式会社(Bluespec国内代理店)

Bluespec社

 
edsf_bluespec-02.jpg

= EDA EXPRESS 菰田 浩 =
(2010.01.29 )