ヤマハ、シノプシスの「Design Compiler Graphical」でグラフィックスチップを設計

2010年2月10日、シノプシスは、ヤマハが同社の最新グラフィックスチップの設計に「Design Compiler Graphical」のRTL論理合成ソリューションを採用したことを発表した。

発表によるとヤマハは、これまで論理合成の段階で配線密集度を予測することができず、論理設計-フィジカル設計間の設計のやり直し発生に苦慮していたが、今回、シノプシスの「Design Compiler Graphical」を採用し、同ツールの配線密集最適化テクノロジを活用することで、最新の画像処理SoCの厳しいタイミング目標を達成。設計期間も大幅に短縮することに成功した。

ヤマハは、こうした成果を踏まえ、シノプシスをEDAツールのメイン・サプライヤーとして選定し、EDAツールのライセンス契約を拡大したという。