ケイデンス、新戦略における具体的製品を次々と発表

2005年9月12日、米ケイデンス社（Cadence Design Systems inc.カリフォルニア州・サンノゼ）は、同社のキット戦略における初のキットと製品セグメント化戦略における新たな製品群をそれぞれ発表した。

プレスリリース：
http://www.cadence.co.jp/news/h17-9-13a.html
http://www.cadence.co.jp/news/h17-9-13b.html

初のキットとして発表されたのは、AMS Methodology Kit で、ワイヤレス、有線及び家電製品向けデバイスの設計課題を解消し、より早く確実な設計サイクルの実現を狙ったキットとなる。

AMS Methodology Kit は、Virtuoso custom design platform上に構築され、Encounter digital implementation platform及びIncisive(R) digital verification platformとリンクしている。キットにはIPの再利用化及びプロセス・マイグレーションに対応するAMS Block Flow、AMS Top-Level Flow、Analog Driven Physical Implementation Flow、Generic Process Design Kit、シミュレーションのセットアップなどが備えられ、AMS設計の予測性やリスクに影響を及ぼす主要な生産性の課題に対処することができる。

更に、もう一つARMプロセッサ向けのOptimization Methodology Kitが合わせて発表された。
Optimization Methodology Kit は、ARM社との協業によって構築されたキットで、ARMのコア及び物理ライブラリを利用した設計のパフォーマンスを向上し、消費電力及びチップサイズを削減することができるという。

また、ケイデンスは、設計の複雑度に応じて様々なレベルのテクノロジをユーザに提供する製品のセグメント化戦略を発表し、それに基づく製品群として、新たなEncounterシリーズを合わせて発表した。

Encounterシリーズは新たに L、XL、GLXの３段階に区分されることになり、Encounter Lシリーズは、150ナノメーター及びそれ以上のプロセスで、500万ゲート以下の比較的シンプルなフラット設計、Encounter XLシリーズは、130、90、及び65ナノメーターのプロセスで、500万ゲート以上の大規模設計、高性能な階層設計をターゲットとしている。

Encounter XLシリーズには、MasterPlan 自動マクロ配置及びフロアプランニング・テクノロジが組み込まれており、予測された配線長によって最適化を行う従来の自動化手法とは異なり、チップ上の信号のフロー全体を最適化し、ごく短期間で、高品質なチップ設計を実現できるという。

Encounter LおよびXLシリーズは2005年9月から、Encounter GXLシリーズは、2005年の第四四半期からデリバリーが開始される予定。

関係各社のコメントは以下の通り。

■Robert Bosch&knm GmbH社 Senior Director Methods Tools and Technologies&knm Automotive Electronics Dr. Peter van Staa氏:
「ケイデンスの今回のキットの取り組みに賛同し、弊社は不良品をゼロにする品質を保ちながら、より短期に、より確実な設計サイクルで複雑化する課題に対処するため、ケイデンスのAMS設計メソドロジ及びフローを導入しました。ケイデンスの高精度なシリコンを達成するメソドロジ及びフロー・インプリメンテーション向けのVCADサービス設計によってもたらされた設計機能及び生産性の向上は、弊社の今後の前進のためにも不可欠です。」

■IBM社 Systems & Technology Group、Director、Foundry Products Ken Torino氏：
「IBMのCMOS8RFは、Bluetooth、LAN、ワイヤレスの携帯端末、及びGPSなどのアナログのアプリケーションにかけては理想的な半導体技術であることが実証されています。 この度、業界をリードするIBMのProcess Design Kits (PDK)は、CMOS8RF向けを始めとして、ケイデンスのAMS Methodology Kitとの互換性を確立しましたが、その結果、IBMをファウンダリとして使っているお客様は、ケイデンスの統合されたメソドロジ・ソリューションへのアクセスを得られるので、お客様には設計上の課題解決に注力して頂くことが可能になります。」

■米国ケイデンス Senior Vice President of Marketing Ajay Malhotra氏：
「これらのキットは、お客様の最終製品に応じてより高い水準の生産性を提供するケイデンスの戦略を示しています。ケイデンスは、2005年の第一四半期に、Virtuoso Wireless Flowsの提供を開始しました。今後もさらにターゲットを絞ったキットを提供していきますので、お客様は、近い将来、ワイヤレス、ネットワーキング、及び家電の分野で、さらなるキットがケイデンスから発表されることを期待いただけます。ケイデンスはこれらのキットにより、リスピンの削減、及び設計の生産性の向上などの設計上の重要な課題の解決に注力していきます。」

■株式会社ルネサステクノロジ、製品技術本部　設計技術統括部副統括部長 三輪久晴氏:
「我々は、実設計向けにMasterPlan自動フロアプランニング・テクノロジの使用を開始しましたが、それによって以前は何日、あるいは何週間もかかっていた何百、何千ものハード・マクロを含む数百万ゲート規模の設計のフロアプランを、数分、あるいは数時間で自動的に生成することができました。MasterPlan機能は、高度に複雑なナノメーターの設計における設計サイクル全体を短縮するという弊社のゴールには欠かせないテクノロジです。」

■株式会社半導体理工学研究センター、執行役員開発第一部長 西口信行氏：
「多くの複雑な設計は、何百というハード・マクロから構成されています。そのような設計においてフロアプランを自動的に生成することは、大きな課題です。我々は、ケイデンスのMasterPlanテクノロジを初期段階から評価しており、市販されている他のツールよりもはるかに優れたフロアプランを生成する能力を備えていることを確認しました。MasterPlan機能によるフロアプランの結果からスタートすることで、我々の設計者は、最終のフロアプランに到達するまでの設計期間を大幅に短縮しました。我々は、今後も将来のICの実設計に適用するため、自動フロアプランニング・テクノロジのさらなる向上に期待しています。」

■米国ケイデンス Corporate Vice President、R&D Wei-Jin Dai氏：
「ケイデンスは、最新のICインプリメンテ?ション・テクノロジをお客様にご提供できることを喜ばしく思っております。MasterPlan自動フロアプランニング機能を含むXLシリーズによって、Encounter platformはハイエンド・デジタルIC設計におけるリーダーシップをさらに強化し、同時にEncounter L シリーズでは大半の一般の設計者の皆様のニーズに応えていけるものと考えます。」