富士通研究所の新技術>>中性子による論理LSIの誤動作を低減

2005年9月15日、株式会社富士通研究所（神奈川県・川崎市）は、論理回路が中性子によって誤動作するソフトエラーの予測技術を開発したと発表した。

この技術により、45ナノメートル世代LSIの論理回路におけるソフトエラー発生率の予測が可能となり、ソフトエラーに強いLSIの設計が可能となるという。

プレスリリース：http://pr.fujitsu.com/jp/news/2005/09/15.html

LSIの高集積化および微細化が進むにつれ、中性子などによって回路が誤動作するソフトエラーが顕在化してきている。そういった背景をふまえ、ソフトエラーに強いLSIの設計を支援する技術として、今回の新技術が開発された。

開発された論理回路向けソフトエラー予測技術の特徴は以下の通り。

■論理回路におけるエラーの伝搬をモデル化
論理回路をそれと等価なインバーター列で表現し、さらに回路中で発生したノイズパルスの伝搬と、エラーになるタイミングをモデル化することで、高速なシミュレーションを可能とた。

■論理回路用ソフトエラー評価システムを構築
従来開発していたメモリ用のソフトエラーシミュレーターに、回路シミュレーターを組合せ、上記モデルに基づく論理回路用ソフトエラー評価システムを構築した。

同社は、今回開発したシミュレーターを論理回路のソフトエラー予測に適用し、45ナノメートル世代LSI以降に対して、ソフトエラーに強い論理回路の設計技術開発につなげてくという。