シンプリシティ、FPGA向けフィジカル・シンセシス・ツール 「Synplify Premier」を発表

2005年10月4日、シンプリシティは、現在の大規模FPGAデバイスの設計上の課題に対応する新ツール Synplify Premier を発表した。

プレスリリース：http://www.synplicity.jp/corporate/pressreleases/2005/SYNPJP_67BX.html

Synplify Premier は、シンプリシティのFPGAシンセシス・テクノロジ、独自のGraph-Basedシンセシス・テクノロジを用いたプッシュ・ボタン方式のフィジカルシンセシス・フロー、RTLデバッガ Identify の強力なRTLデバッグ機能を統合した設計環境で、新たに開発されたGraph-Basedフィジカルシンセシス・テクノロジがその核となっている。

Graph-Basedフィジカルシンセシス・テクノロジは、FPGAの配線を行うためのワイヤ、スイッチ、配置位置など、予め設定されている配線リソースの詳細なグラフを作成し、このグラフを使うことにより、距離のみを測定するのではなく、配線遅延や使用可能な配線リソースの有無によって最適化および配置が実行される。　この Graph-Basedフィジカルシンセシスは、最適化と配置を配線作業に組み込むことにより、デザインのクリティカル・パスが最も高速な配線リソースの使用を可能としており、合成結果として、配置およびフィジカルな最適化が完全に完了したネットリストを生成し、それをFPGAベンダ各社の配線ツールにそのまま入力することができる。

また、フィジカルシンセシスにGraph-Based手法を採用することで、タイミング見積りの値と実際に配置配線が終了した設計結果との間に極めて精度の高いタイミング整合性を実現し、タイミングをより迅速に収束すると同時に、合成と配置配線ツール間のイタレーション回数を削減する事も可能で、シンプリシティが行ったテストでは Synplify Premier を使用したタイミング予測の90%が、実際の配置配線後のタイミング結果の10％以内であり、70％が最終的なタイミングの5%以内という結果を残している。

更に、Synplify Premierには、RTLデバッガ Identify のデバッグ機能が統合されており、稼働中のFPGAをシミュレータのように観測することで、設計における機能的なエラーのデバッグを行う事もできる。具体的には、RTLコードの信号や条件のアノテートが可能で、ブレークポイントあるいはウォッチポイントとして使用されるノードをFPGAにインプリメントすることができる。これにより、FPGAがプログラムされると、RTLデバッガが稼動し、動作中のFPGAの信号値のRTLコードを目標とする動作速度で直接観測し、それをイン・システムでデバッグできる。　

尚、Synplify Premierによるインプリメンテーション作業は、全て自動化されたプッシュ・ボタン方式で行なわれ、FPGA設計者は専門的知識を習得する必要もなく、フロアプランやその他の配置制約も不要だという。

Synplify Premier は、すでに出荷が開始されており、価格は初年度の保守込みで637万2千円からとなっている。（プレスリリース要約）