米P.A.Semi、65nmPLLの開発に米BerkeleyDesignのノイズ解析ツールを適用

2006年1月9日、アナログ/RFおよびミックスドシグナル向けノイズ解析ツールを手掛ける米Berkeley Design Automation社は、ファブレス半導体ベンダの米P.A.Semi社が65nmテクノロジを使用したプロセッサ・チップにBerkeley社の「PLL Noise Analyzer」を適用することに成功したと発表した。

プレスリリース：http://www.berkeley-da.com/news/news01_pr_2006_01_09.html（英文）

P.A.Semi社は、64ビットの低消費電力マルチコア・プロセッサ
「PWRficient」ファミリを提供するファブレス・ベンダで、最高2.5Ghzで動作する同プロセッサのPLLの開発にBerkeley社のPLL用ノイズ解析ツール「PLL Noise Analyzer」を適用した。

「PLL Noise Analyzer」は、高度な回路解析技術により、非常に複雑な65nmテクノロジでのノイズ解析を実現し、65nmPLLのテープアウト前に正確にノイズの主要な原因を調べ、厳しい目標値をクリアすると同時に、消費電力と面積の最適化を行うことができたという。

尚、Berkeley社の販売チャネルは未だ国内には存在しないが、今月開催される「Electronic Design and Solution Fair 2006」に出展する予定。

※Berkeley Design Automation　http://www.berkeley-da.com/index.htm

※P.A. Semi　http://www.pasemi.com/