VMM for SystemVerilog日本語版、2月にCQ出版社より発刊>>各社が推奨文献として支持

2006年1月25日、ARMとシノプシスは、両社のエンジニアの共同著書「Verification Methodology Manual（VMM） for SystemVerilog」の日本語版が、本年2月中旬にCQ出版より発刊されることを発表し、合わせて同書が業界各社よりSystemVerilogベース検証環境構築の参考文献として推奨されたことを発表した。

プレスリリース：http://www.synopsys.co.jp/pressrelease/2006/20060125-2.html（日本シノプシス）

VMM for SystemVerilogは、シノプシスのJanick Bergeron氏、Eduard Cerny氏およびARMのAlan Hunter氏、Andrew Nightingale氏による共同著書で、昨年9月に英語版が発売され、129米ドルと高価な価格（米国定価）にも関わらず既に1800部が販売されている。

内容は、SystemVerilogを用いた検証環境の構築方法についての詳細な解説で、チップ開発チームがSystemVerilogを用いてより短時間でより簡単に機能カバレッジ目標を達成するための手引書となっている。

VMM for SystemVerilogの日本語版は、2月中旬にCQ出版社より発刊される予定で、価格は米国定価よりも大幅に安い3990円(税込み：予定)。明日から開催されるEDSFair2006のCQ出版社ブースにて予約販売の受け付けを開始する予定。

尚、シノプシスおよびARMによるとSTARC（半導体理工学研究センター）ほか、ルネサステクノロジ、リコーなどの各エレクトロニクス業界関係者が、同書をSystemVerilogベース検証の参考文献として推奨しているという。

※VMM for SystemVerilogについては、EDSFair2006にて下記チュートリアルセッションが行われるほか、EDS Fair展示会場内で日本語版出版を記念したキャンペーンも実施されます。

■Verification Methodology Manual for SystemVerilogのご紹介
2006年1月27日3:30pm開始、第11出展者セミナー会場
提供：シノプシス/ARM 協賛：STARC
講師：株式会社ロジック・リサーチ 工学博士・チーフエンジニア 赤星 博輝 氏
http://www.synopsys.co.jp/edsfair06/seminar/seminar.html#semi_01

■Verification Methodology Manual（VMM） for SystemVerilog 日本語出版キャンペーン
http://www.synopsys.co.jp/edsfair06/vmm/index.html

※VMM for SystemVerilogについての詳細はこちら
http://www.vmm-sv.com