VMM for SystemVerilogの日本語紹介ページが開設される

2006年2月3日、シノプシスとARMのエンジニアによる共著「Verification Methodology Manual for SystemVerilog」の日本語紹介Webページが開設された。

VMM日本語ページ：http://www.synopsys.co.jp/vmm-sv_japan/index.html

同書は、SystemVerilogをベースとした検証メソドロジの解説書で、シノプシスのJanick Bergeron氏、Eduard Cerny氏およびARMのAlan Hunter氏、Andrew Nightingale氏らによって共同執筆されたもの。米国では既に1800部が販売されているという。

国内でも、2月中旬よりCQ出版から日本語版が3990円（税込）にて発売される予定で、ここのところ注目が高まっている。

※関連ニュース
「VMM for SystemVerilog日本語版、2月にCQ出版社より発刊?各社が推奨文献として支持」
https://www.eda-express.com/news/?m=p&idno=284

「【EDSF2006】日本シノプシス?VMM出版記念キャンペーン」
https://www.eda-express.com/news/?m=p&idno=316

※当サイトSystemVerilog関連情報ページ（各種資料、サンプルあり）
https://www.eda-express.com/sp/SystemVerilog/