ケイデンス、リソグラフィ考慮の新たなDFMツールを発表>>新製品群「Virtuoso RET Suite」

2006年2月14日、ケイデンスは、新製品群「Virtuoso Resolution Enhancement Technology (RET) Suite」を発表した。

プレスリリース：http://www.cadence.co.jp/news/h18-02-14.html

「Virtuoso RET Suite」は、2004年6月にケイデンスが発表した、半導体向け露光装置のリーディング・メーカーASML社との共同開発契約を通じて開発されたテクノロジをベースにしており、ケイデンスのカスタムIC設計環境「Virtuoso Custom Design Platform」に統合され、90nmプロセス以降の大きな課題となるリソグラフィの重要性および歩留まり向上に対応した高精度な設計のモデリングおよび解析を実現する。

具体的には、「Virtuoso RET Suite」を用いる事により、sub-wavelengthリソグラフィに特有な転写パターンの歪みを正確にモデリングできるようになり、その結果、デザインをパフォーマンスおよび歩留まりの観点から解析・最適化することが可能となる。

また、「Virtuoso RET Suite」には、その他に下記機能が装備されており、これら機能を利用する事で歩留まりを悪化させるリソグラフィ上の重要な問題や、リソグラフィ・プロセスのばらつきの影響を受けにくい設計のレイアウトを実現できるようになる。

■設計レイアウトを対象としたインタラクティブなモデル・ベース・シミュレーション
■バッチ処理
■インタラクティブなリソグラフィ・ルール・チェック機能
■リソグラフィ歩留まり解析および最適化機能
■イルミネーション・モード
■リソグラフィ上の重要なパラメータを考慮したOPC機能（露光エネルギー及びフォーカスを含む）

尚、「Virtuoso RET Suite」は、ケイデンスのカスタムIC設計環境「Virtuoso Custom Design Platform」に統合されており、Virtuoso上での操作が可能であるほか、レイアウト設計者の多くが一般的に使用しているモデリングが使用可能なため、既存の環境を大きく変更する事無くシームレスに導入できるという。

※「Virtuoso RET Suite」に関する詳細は、日本ケイデンス・デザイン・システムズにお問い合わせ下さい。
http://www.cadence.co.jp/indexn2.html