STARC、実設計向けフロー「STARCAD-21 V3.0」でシノプシスの「IC Compiler」を採用

2006年3月27日、シノプシスは、株式会社半導体理工学研究センター（STARC）の提供する、90nm以降のSoC実設計フロー「STARCAD-21 V3.0」に、シノプシスの次世代配置配線ツール「IC Compiler」が採用されたことを発表した。

プレスリリース：http://www.synopsys.co.jp/pressrelease/2006/20060327.html

STARCの「STARCAD-21」は、STARCの出資会社に向けて提供される、90nm以降のSoC設計のためのRTL-to-GDS?設計メソドロジで、設計ツールやライブラリが組み込まれている。2004年に基本メソドロジとなる「STARCAD-21 V1.0」がリリースされ、その後、階層設計や低消費電力設計などへの対応を済ませ、V2.5では設計TATの短縮に向けた対応が図られていた。

最新のV3.0では、設計マージンの削減によるフローの効率化が目標とされており、従来のSTARCAD-21フローに比べ設計品質が高く、面積も削減でき2倍のランタイムを実現することができる「IC Compiler」が新たに採用される事になった。

尚、最新の「STARCAD-21 V3.0」では、「IC Compiler」のほかに、テストデータの圧縮を行う「DFT Compiler MAX」とシノプシスの新しい高精度ライブラリ・フォーマット「CCS」も採用されており、この「CCSライブラリ・モデル」によって、設計マージンを5%削減し、ノイズ・ライブラリの作成期間を50倍早めることが可能。さらに、タイミングと面積をコンカレントに最適化できる「IC Compiler」の「XPSテクノロジ」によって、詳細配線後の最適化にかかる期間は1/5に短縮されたという。

※XPSテクノロジ：Extended Physical Synthesis、マルチモード・デザインに効率的に対処できるコンカレントな最適化機能

※「IC Compiler」に関する詳細は、日本シノプシスにお問い合わせ下さい。
http://www.synopsys.co.jp

※「STARCAD-21」に関する詳細は、STARCにお問い合わせ下さい。
http://www.starc.jp