ザイリンクス、買収したAccelChipのDSP合成ツールをリリース>>価格は約60％値下げ

2006年4月4日、ザイリンクスは、FPGA用のDSPブロックを設計するためのツール「AccelDSP Synthesis version 8.1」のリリースを発表した。

プレスリリース：http://www.xilinx.com/prs_rls/2006/software/0649_acceldsp.htm（英文）

「AccelDSP Synthesis version 8.1」は、今年1月にザイリンクスが2150万ドルで買収した「米AccelChip社」が開発したDSP合成ツールで、MATLABの出力するMファイルから、DSPブロック向けの論理合成可能なRTLをダイレクトに自動生成することができる。

※関連ニュース「ザイリンクス、DSP合成ツールの米AccelChip社を買収」
https://www.eda-express.com/news/?m=p&idno=258

ザイリンクスによると、「AccelDSP Synthesis version 8.1」は、MATLABデータからの合成ツール「AccelChip DSP」とMATLABデータを固定小数点C++モデルに自動変換する「M2C Accelerator」、システムパラメータから最適なアルゴリズムIPを選択する「IP-Explorer」の計3つのツールが統合されており、ザイリンクスのDSP向け開発ツール「System Generator」とダイレクトに繋がるオプションやアルゴリズムIPライブラリ「AccelWare」も用意されている。

米国内での製品の販売価格は、「AccelDSP Synthesis version 8.1」が1年間のフローティングライセンスで30000米ドル。「AccelWare」は、信号処理IP、通信IP、mathIPがそれぞれ5000米ドル。これら全てのIPと「AccelDSP Synthesis version 8.1」の一括購入は40000米ドルという設定で、旧AccelChip社の価格設定よりも約60％低い設定になるという。

※「AccelDSP Synthesis version 8.1」に関する詳細は、ザイリンクス株式会社にお問い合わせ下さい。
http://www.xilinx.co.jp