米Aldec社のHDLシミュレータとアルテラの設計環境「Quartus II」がシームレスに接続

2006年5月9日、混在言語の検証およびASIC、FPGAデバイス向け設計ツールを手掛ける、米Aldec社は、同社のHDLシミュレータ「Active-HDL」がアルテラの設計環境「Quartus II」バージョン6.0に統合されたことを発表した。

プレスリリース：http://www.aldec.com/news/news_05_09_2006.htm（英文）

具体的には、Aldecの「Active-HDL」、アルテラの「Quartus II 6.0」それぞれに、両製品をシームレスに接続するインタフェースが標準装備され、両製品を使用している顧客は、「Quartus II 6.0」から直接HDLシミュレータ「Active-HDL」を選択できるようになる。

このインターフェースによって、顧客は「Quartus II 6.0」内で機能およびタイミングシミュレーションファイルの形式とディレクトリを指定でき、アルテラのFPGAをシミュレーションする上での利便性が向上。従来よりも、速くそして簡単にHDLシミュレーションを実行できる。

既に、供給中の「Active-HDL」および「Quartus II 6.0」には、同インタフェースが標準機能として装備されており、それぞれ両社の各販売代理店より供給されている。ちなみに、Aldec社の「Active-HDL」は、株式会社ソリトンシステムズが長年、国内販売代理店として製品を供給している。

※「Active-HDL」に関する詳細は、株式会社ソリトンシステムズにお問い合わせ下さい。
http://www.soliton.co.jp

※「Quartus II 6.0」に関する詳細は、日本アルテラ株式会社にお問い合わせ下さい。
http://www.altera.co.jp