STARC、Chipidea社と共同開発したPLLをスターシャトルで採用

2006年6月6日、STARC（?半導体理工学研究センター）とポルトガルのIPベンダChipidea Microelectronica社は、共同開発したプログラマブルクロック生成PLLをSTARCのスターシャトル（90nmLSI試作サービス）で提供していくことを発表した。

プレスリリース：http://www.starc.jp/about/release/060606-j.pdf

開発したPLLは、入力周波数100MHz、最大出力周波数1GHz、プログラマブル機能を備え、小型化と同時にロックタイム30μsを安定に実現。応用分野としてはモバイルコミュニケーションを視野に入れ業界トップクラスの仕様設定となっている。

Chipidea社によると、独自の新技術によってロック・タイムのスピード・アップとジッター値の低減が可能となり、90nmプロセスに対応可能な低消費電力PLLを開発する事が出来たという。

STARCは、今回のPLLの採用によって、これまで主に要素技術開発で利用されてきた「スターシャトルサービス」が、より広範囲の顧客層に広がっていくと見ている。

※STARC
http://www.starc.jp

※Chipidea Microelectronica
http://www.chipidea.com