富士通と富士通研が45nm世代ロジックLSI向け低消費電力化技術を開発>>チップ面積と消費電力が4分の1に

2006年6月16日、富士通研究所と富士通は、45nm世代のLSI開発に向けたトランジスタの低消費電力化技術の開発を発表した。

プレスリリース：http://pr.fujitsu.com/jp/news/2006/06/16-2.html

今回の低消費電力化技術は、ホノルルで開催されていた半導体の国際学会「Symposium on VLSI Technology」にて発表されたもので、以下の3つの従来材料と従来構造の延長技術の組み合わせで実現されている。

■高性能ひずみシリコン技術：信号電流が流れるチャネル部分の抵抗(チャネル抵抗)を低減

■二層構造のゲート絶縁膜技術：ゲート絶縁膜からのリーク電流(漏れ電流)を低減

■新熱処理技術：ソースやドレイン部分の余分な抵抗(寄生抵抗)を低減

発表によると、この低消費電力化技術によって、従来の45nm世代向け技術よりも消費電力を約30%低減、現状の90nm世代と比較してチップ面積と消費電力をそれぞれ約4分の1にすることが可能になり、今後、各種デジタルAV機器向けの画像処理チップや、マルチコア化が進むマイクロプロセッサなどへの適用が考えられているという。

※富士通株式会社
http://pr.fujitsu.com

※株式会社富士通研究所
http://jp.fujitsu.com/group/labs